[發(fā)明專利]具有低基板電耦合效應(yīng)的微機電元件

有效

• 申請?zhí)枺?/td>: 201410513985.8
• 申請日: 2014-09-29
• 公開（公告）號: CN105523518B
• 公開（公告）日: 2017-08-08
• 發(fā)明（設(shè)計）人: 蔡明翰;徐新惠
• 申請（專利權(quán)）人: 原相科技股份有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責(zé)任公司11219
• 代理人: 陳肖梅,謝麗娜

技術(shù)領(lǐng)域

本發(fā)明涉及一種具有低基板電耦合效應(yīng)的微機電元件，特別是通過錨部以及基板的設(shè)計以降低其中基板與微機電結(jié)構(gòu)間的寄生電容與靜電效應(yīng)的微機電元件。

背景技術(shù)

參照圖1，其中顯示一現(xiàn)有技術(shù)的微機電元件10的示意圖，其中包含依序相接的基板11、錨部12、以及微機電結(jié)構(gòu)13，微機電結(jié)構(gòu)13經(jīng)由錨部12而懸浮于基板11上方。微機電元件10以互補式金氧半導(dǎo)體(CMOS)制程制作，和CMOS制程所制作的CMOS電路中的晶體管元件(參閱圖標左方)共同制作在同一基板11上，此晶體管元件包含柵極G、柵極氧化層GOX、源極和漏極(S/D)。錨部12依序包含與晶體管元件的柵極氧化層GOX同層的一氧化層LGO(其厚度相當于柵極氧化層)、一多晶硅層POLY(與晶體管元件的柵極G同層)、一第一接觸/通道層C1、一導(dǎo)電層M、以及一第二接觸/通道層C2。第一接觸/通道層C1、導(dǎo)電層M、以及第二接觸/通道層C2對應(yīng)于CMOS電路中的內(nèi)連線。因氧化層LGO的厚度與柵極氧化層GOX相當，其厚度較薄(例如)，故可能形成一寄生電容效應(yīng)，雖氧化層LGO的出平面投影面積小于微機電結(jié)構(gòu)13(參照出平面方向N)，但此寄生電容仍可能造成影響，例如施加于基板11的電訊號或電位可能通過此寄生電容而對微機電結(jié)構(gòu)13的感測電訊號產(chǎn)生干擾。

此外，基板11與微機電結(jié)構(gòu)13間通常具有一電壓差，此電壓差乃操作微機電元件10時所產(chǎn)生。此電壓差在基板11與微機電結(jié)構(gòu)13間會形成一靜電力量，可能影響微機電元件10操作時的動作而造成困擾。

有鑒于此，本發(fā)明即針對上述現(xiàn)有技術(shù)的不足，提出利用一種具有低基板電耦合效應(yīng)的微機電元件，以降低來自基板的影響所造成微機電元件操作的困擾。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種具有低基板電耦合效應(yīng)的微機電元件，以降低來自基板的影響所造成微機電元件操作的困擾。

為達上述目的，根據(jù)其中一個觀點，本發(fā)明提供一種微機電元件，通過一CMOS半導(dǎo)體制程所制作，在該CMOS半導(dǎo)體制程中，也制作了一CMOS電路中的晶體管元件，此晶體管元件的元件區(qū)由場氧化層所定義，該微機電元件包含：一基板；至少一錨部，包含一氧化層、以及位于該氧化層上方的連接結(jié)構(gòu)，其中該氧化層與該場氧化層以相同的制程步驟制作而具有相對應(yīng)的厚度，該氧化層與該基板連接；以及至少一微機電結(jié)構(gòu)，連接于該錨部的該連接結(jié)構(gòu)。

本發(fā)明的一實施例中，該連接結(jié)構(gòu)為多層結(jié)構(gòu)，其中至少有一層的出平面投影面積小于該氧化層的出平面投影面積。

本發(fā)明的一實施例中，該連接結(jié)構(gòu)包含對應(yīng)于該CMOS半導(dǎo)體制程的至少一內(nèi)連線通道層、至少一內(nèi)連線金屬層及至少一內(nèi)連線通道層，且這些內(nèi)連線層的出平面投影面積皆小于該氧化層的出平面投影面積。

本發(fā)明的一實施例中，該基板包含多個凹狀結(jié)構(gòu)，該些凹狀結(jié)構(gòu)設(shè)于該基板面向于該微機電結(jié)構(gòu)的一側(cè)。

為達上述目的，根據(jù)另一觀點，本發(fā)明提供一種微機電元件，其包含：一基板；至少一錨部，包含一氧化層、以及位于該氧化層上方的連接結(jié)構(gòu)，該氧化層與該基板連接；至少一微機電結(jié)構(gòu)，連接于該錨部的該連接結(jié)構(gòu)；其中，該連接結(jié)構(gòu)為多層結(jié)構(gòu)，其中至少有一層的出平面投影面積小于該氧化層的出平面投影面積。

本發(fā)明的一實施例中，該微機電元件通過一CMOS半導(dǎo)體制程所制作，又該連接結(jié)構(gòu)包含對應(yīng)于該CMOS半導(dǎo)體制程的至少一內(nèi)連線通道層、至少一內(nèi)連線金屬層及至少一內(nèi)連線通道層，且這些內(nèi)連線層的出平面投影面積皆小于該氧化層的出平面投影面積。

為達上述目的，根據(jù)另一觀點，本發(fā)明提供一種微機電元件，其包含：一基板，包含多個凹狀結(jié)構(gòu)；至少一錨部，包含一氧化層、以及位于該氧化層上方的連接結(jié)構(gòu)，該氧化層與該基板連接；至少一微機電結(jié)構(gòu)，連接于該錨部的該連接結(jié)構(gòu)；其中，該些凹狀結(jié)構(gòu)設(shè)于該基板面向于該微機電結(jié)構(gòu)的一側(cè)、對應(yīng)于該微機電結(jié)構(gòu)的位置。

本發(fā)明的一實施例中，該連接結(jié)構(gòu)為多層結(jié)構(gòu)，其中至少有一層的出平面投影面積小于該氧化層的出平面投影面積。

本發(fā)明的一實施例中，該微機電元件通過一CMOS半導(dǎo)體制程所制作，又該連接結(jié)構(gòu)包含對應(yīng)于該CMOS半導(dǎo)體制程的至少一內(nèi)連線通道層、至少一內(nèi)連線金屬層及至少一內(nèi)連線通道層，且這些內(nèi)連線層的出平面投影面積皆小于該氧化層的出平面投影面積。

下面通過具體實施例詳加說明，當更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點及其所達成的功效。

附圖說明

圖1顯示現(xiàn)有技術(shù)的微機電元件；