[發(fā)明專利]半導(dǎo)體器件的形成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201410513588.0 | 申請(qǐng)日: | 2014-09-29 |
| 公開(公告)號(hào): | CN105529253B | 公開(公告)日: | 2018-07-10 |
| 發(fā)明(設(shè)計(jì))人: | 林藝輝 | 申請(qǐng)(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/28 | 分類號(hào): | H01L21/28;H01L21/768 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 吳圳添;駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 接觸孔 襯底 柵極堆疊結(jié)構(gòu) 半導(dǎo)體 半導(dǎo)體器件 再氧化 漏區(qū) 源區(qū) 清洗 層間介質(zhì)層 金屬硅化物 介質(zhì)層 刻蝕 側(cè)面 | ||
一種半導(dǎo)體器件的形成方法,包括:提供半導(dǎo)體襯底;在所述半導(dǎo)體襯底上形成柵極堆疊結(jié)構(gòu);在所述柵極堆疊結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)分別形成源區(qū)和漏區(qū);在所述半導(dǎo)體襯底上和所述柵極堆疊結(jié)構(gòu)側(cè)面形成層間介質(zhì)層;刻蝕所述層間介質(zhì)層,形成露出所述源區(qū)和漏區(qū)的接觸孔;對(duì)所述接觸孔的底部進(jìn)行再氧化處理;在所述再氧化處理后,對(duì)所述接觸孔的底部進(jìn)行SiCoNi清洗;在所述SiCoNi清洗后,在所述接觸孔的底部形成金屬硅化物。所述形成方法能夠提高所形成的半導(dǎo)體器件的性能。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種半導(dǎo)體器件的形成方法。
背景技術(shù)
隨著半導(dǎo)體工藝技術(shù)的發(fā)展,越來越多的半導(dǎo)體器件采用后高k介質(zhì)層和后金屬柵工藝(high-k&metal gate last工藝)制作。high-k&metal gate last工藝是在去除偽柵時(shí),刻蝕至襯底表面,然后在襯底表面重新生長界面層(interfacial layer)和高k介質(zhì)層,之后再沉積金屬柵極(metal gate)。采用這種high-k&metal gate last工藝可以減少后續(xù)工藝對(duì)高k介質(zhì)層的影響,有利于實(shí)現(xiàn)器件的高性能。
然而,High-k&metal gate last工藝卻使得金屬/半導(dǎo)體接觸技術(shù)面臨嚴(yán)峻的挑戰(zhàn),給工藝集成帶來了困難。High-k&metal gate last工藝無法與自對(duì)準(zhǔn)硅化物工藝兼容。因?yàn)樽詫?duì)準(zhǔn)硅化物工藝中,源漏硅化物在層間介質(zhì)層淀積之前就已經(jīng)形成,高k介質(zhì)層沉積后進(jìn)行的退火工藝(post deposition anneal,PDA)溫度過高,自對(duì)準(zhǔn)硅化物工藝形成的超薄硅化物薄膜開始結(jié)團(tuán),硅化物和硅的接觸特性退化,器件性能受到影響。這是先進(jìn)半導(dǎo)體工藝的一個(gè)難題。此外,金屬柵無需形成硅化物。事實(shí)上,先進(jìn)半導(dǎo)體工藝形成的器件中,僅在部分I/O器件或電阻等器件的多晶硅上需要形成硅化物,一般多晶硅和源漏有源區(qū)分開來形成金屬硅化物。
后硅化物(silicide-last)工藝由此應(yīng)運(yùn)而生,后硅化物工藝是在源漏上刻蝕接觸孔后,僅在接觸孔中形成硅化物。Silicide-last工藝避免了high-k介質(zhì)層退火溫度過高引起硅化物退化問題,同時(shí)還能節(jié)省硅化物阻擋層(salicide block,SAB)工藝,且可與局域互連(local interconnect)相結(jié)合。
然而,現(xiàn)有半導(dǎo)體器件的形成方法中,后硅化物的形成工藝存在不足,導(dǎo)致所形成的硅化物質(zhì)量較差,造成接觸電阻太大。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種半導(dǎo)體器件的形成方法,以提高后硅化物形成工藝形成的硅化物質(zhì)量,減小接觸電阻。
為解決上述問題,本發(fā)明提供一種半導(dǎo)體器件的形成方法,包括:
提供半導(dǎo)體襯底;
在所述半導(dǎo)體襯底上形成柵極堆疊結(jié)構(gòu);
在所述柵極堆疊結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)分別形成源區(qū)和漏區(qū);
在所述半導(dǎo)體襯底上和所述柵極堆疊結(jié)構(gòu)側(cè)面形成層間介質(zhì)層;
刻蝕所述層間介質(zhì)層,形成露出所述源區(qū)和漏區(qū)的接觸孔;
對(duì)所述接觸孔的底部進(jìn)行再氧化處理;
在所述再氧化處理后,對(duì)所述接觸孔的底部進(jìn)行SiCoNi清洗;
在所述SiCoNi清洗后,在所述接觸孔的底部形成金屬硅化物。
可選的,在所述再氧化處理后,且在所述SiCoNi清洗前,還包括進(jìn)行清洗處理的步驟。
可選的,在所述清洗處理采用的溶液為氨水、雙氧水和水的混合物,所述溶液中氨水、雙氧水和水的體積比為1:1~4:50~200。
可選的,采用爐管氧化工藝進(jìn)行所述再氧化處理。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410513588.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





