[發(fā)明專利]在低電壓BICMOS工藝中實現(xiàn)高電壓IO驅(qū)動器的電路和方法

有效

• 申請?zhí)枺?/td>: 201410512541.2
• 申請日: 2014-09-29
• 公開（公告）號: CN104518778B
• 公開（公告）日: 2019-08-09
• 發(fā)明（設(shè)計）人: S·達斯古普塔;D·M·拉賈戈帕
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京紀凱知識產(chǎn)權(quán)代理有限公司 11245
• 代理人: 趙蓉民

本發(fā)明涉及在低電壓BICMOS工藝中實現(xiàn)高電壓IO驅(qū)動器的技術(shù)。提供一種能夠在低電壓BiCMOS工藝中高電壓發(fā)送信號的IO電路。IO電路包括接收參考電壓并生成電壓導(dǎo)軌電源的電壓導(dǎo)軌發(fā)生器電路。BJT(雙極結(jié)型晶體管)緩沖電路耦合到電壓導(dǎo)軌發(fā)生器電路和焊盤。BJT緩沖電路包括上拉電路和下拉電路。上拉電路接收電壓導(dǎo)軌電源。下拉電路耦合到上拉電路。焊盤耦合到上拉電路和下拉電路。

技術(shù)領(lǐng)域

本公開的實施例總體涉及用于集成電路(IC)的輸入/輸出(IO)驅(qū)動器，并更具體涉及在低電壓BiCMOS工藝中實施高電壓IO驅(qū)動器。

背景技術(shù)

集成電路(IC)包括內(nèi)核邏輯電路和輸入/輸出(IO)電路。內(nèi)核邏輯電路執(zhí)行希望功能并需要稱為內(nèi)核電源的低電壓。IC在稱為IO電壓的高電壓范圍下與其他IC或外部器件(濾波器、傳感器等)通信。IO電路充當內(nèi)核邏輯電路和外部器件之間的接口。IO電路包括驅(qū)動焊盤上的信號以與外部器件接口的驅(qū)動器。雙向IO電路具有用于發(fā)送信號到外部器件的驅(qū)動器(傳輸模式)和用于從外部器件接收信號的接收器(接收模式)。高電壓在焊盤處被施加以測試IO電路(測試模式)。HDD(硬盤驅(qū)動器)前置放大器是IO電路的許多應(yīng)用領(lǐng)域中的一個。前置放大器是在所有硬盤驅(qū)動器或磁盤驅(qū)動器中發(fā)現(xiàn)的重要組件。其放大從磁頭接收的信號并將已放大且調(diào)節(jié)的信號傳輸?shù)接脖P驅(qū)動器SOC(片上硅)。前置放大器依靠IO驅(qū)動器將數(shù)據(jù)從前置放大器通信到SOC。前置放大器構(gòu)建在以在5V電源電壓上工作并支持1.8/2.5/3.3發(fā)送信號模式的BiCMOS工藝上。新一代前置放大器構(gòu)建在以仍必須支持相同的5V電源電壓和1.8/2.5/3.3發(fā)信號模式的3V BiCMOS工藝上。3V BiCMOS工藝具有3V雙極器件和作為唯一常規(guī)MOS晶體管的1.8V MOS器件。缺乏的高電壓器件利用特別不適于滿足5V電源電壓和3.3V電壓的發(fā)信號電平的需求的標準CMOS可用IO拓撲。

發(fā)明內(nèi)容

提供符合37 C.F.R.§1.73的發(fā)明內(nèi)容，此發(fā)明內(nèi)容需要簡要表明本發(fā)明的性質(zhì)和實質(zhì)的發(fā)明內(nèi)容。應(yīng)理解本發(fā)明內(nèi)容不用來解釋或限制權(quán)利要求的保護范圍或意義。

一個實施例提供一種輸入/輸出(I/O)電路。所述IO電路包括接收參考電壓并生成電壓導(dǎo)軌電源的電壓導(dǎo)軌發(fā)生器電路。BJT(雙極結(jié)型晶體管)緩沖電路耦合到電壓導(dǎo)軌發(fā)生器電路和焊盤。BJT緩沖電路包括上拉電路和下拉電路。上拉電路接收電壓導(dǎo)軌電源。下拉電路耦合到上拉電路。焊盤耦合到上拉電路和下拉電路。

一個示例性實施例提供一種在低電壓BiCMOS工藝中實施高電壓IO電路的方法。該方法包括根據(jù)參考電壓生成電壓導(dǎo)軌電源。當輸入信號從邏輯低轉(zhuǎn)變到邏輯高時，在第二PNP晶體管中注入電流以激活第二PNP晶體管。焊盤充電到電壓導(dǎo)軌電源。當輸入信號從邏輯高轉(zhuǎn)變到邏輯低時，在第二NPN晶體管中注入電流以激活第二NPN晶體管，并且焊盤放電到地電壓。

另一個實施例提供一種計算裝置。所述計算裝置包括處理單元、耦合到處理單元的存儲器模塊以及耦合到處理單元和存儲器模塊的多個邏輯電路。IO電路耦合到多個邏輯電路中的至少一個邏輯電路。IO電路包括接收參考電壓并生成電壓導(dǎo)軌電源的電壓導(dǎo)軌發(fā)生器電路。BJT(雙極結(jié)型晶體管)緩沖電路耦合到電壓導(dǎo)軌發(fā)生器電路和焊盤。BJT緩沖電路包括經(jīng)配置接收電壓導(dǎo)軌電源的第二PNP晶體管。第二NPN晶體管耦合到第二PNP晶體管。焊盤耦合到第二PNP晶體管和第二NPN晶體管。第一基極電流源電路和第一電荷注入電路耦合到第二PNP晶體管。第一基極電流源電路和第一電荷注入電路接收輸入信號。第二基極電流源電路和第二電荷注入電路耦合到第二NPN晶體管。第二基極電流源電路和第二電荷注入電路接收輸入信號。阻塞二極管耦合在第二PNP晶體管和第二NPN晶體管之間。

其他方面和示例性實施例以下附圖和具體實施方式中提供。

附圖說明

圖1圖示一種輸入/輸出(IO)電路的示意圖；

圖2圖示根據(jù)一個實施例的輸入/輸出(IO)電路的框圖；