[發明專利]在低電壓BICMOS工藝中實現高電壓IO驅動器的電路和方法

有效

• 申請號: 201410512541.2
• 申請日: 2014-09-29
• 公開（公告）號: CN104518778B
• 公開（公告）日: 2019-08-09
• 發明（設計）人: S·達斯古普塔;D·M·拉賈戈帕
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

1.一種輸入/輸出電路，即IO電路，包括：

電壓導軌發生器電路，其經配置接收參考電壓并且經配置生成電壓導軌電源；

BJT緩沖電路，即雙極結型晶體管緩沖電路，其耦合到所述電壓導軌發生器電路和焊盤，其中所述BJT緩沖電路進一步包括：

上拉電路，其經配置接收所述電壓導軌電源；

下拉電路，其耦合到所述上拉電路，其中所述焊盤耦合到所述上拉電路和所述下拉電路；

第一基極電流源電路，其耦合到所述上拉電路并且經配置接收輸入信號；以及

第二基極電流源電路，其耦合到所述下拉電路并且經配置接收所述輸入信號和內核電源。

2.根據權利要求1所述的輸入/輸出電路，其中所述BJT緩沖電路進一步包括：

第一電荷注入電路，其耦合到所述上拉電路并且經配置接收所述輸入信號和所述內核電源；

第二電荷注入電路，其耦合到所述下拉電路并且經配置接收所述輸入信號和所述內核電源；以及

阻塞二極管，其耦合在所述上拉電路和所述下拉電路之間。

3.根據權利要求2所述的輸入/輸出電路，其中所述電壓導軌發生器電路進一步包括：

第一電阻器和第二電阻器，其經配置接收電源電壓；

第一二極管的輸入端子，其耦合到所述第一電阻器；

第一PNP晶體管，其經配置接收所述參考電壓，其中所述第一二極管的輸出端子耦合到所述第一PNP晶體管的發射極端子；

多個二極管，其耦合到所述第一PNP晶體管的集電極端子；以及

第一NPN晶體管，其耦合到所述第一二極管的所述輸入端子，其中所述第二電阻器耦合到所述第一NPN晶體管的集電極端子，并且所述電壓導軌電源在所述第一NPN晶體管的發射極端子處產生。

4.根據權利要求3所述的輸入/輸出電路，其中所述上拉電路包括第二PNP晶體管，并且所述下拉電路包括第二NPN晶體管。

5.根據權利要求4所述的輸入/輸出電路，進一步包括：

所述第二PNP晶體管的發射極端子，其經配置接收所述電壓導軌電源；

所述第二PNP晶體管的基極端子，其耦合到所述第一基極電流源電路和所述第一電荷注入電路；

電阻器，其耦合在所述第二PNP晶體管的所述發射極端子和所述第二PNP晶體管的所述基極端子之間；以及

所述第二PNP晶體管的集電極端子，其耦合到所述阻塞二極管的輸入端子。

6.根據權利要求5所述的輸入/輸出電路，進一步包括：

所述第二NPN晶體管的集電極端子，其耦合到所述阻塞二極管的輸出端子；

所述第二NPN晶體管的基極端子，其耦合到所述第二基極電流源電路和所述第二電荷注入電路；以及

所述第二NPN晶體管的發射極端子，其耦合到地端子。

7.根據權利要求6所述的輸入/輸出電路，其中所述焊盤耦合到所述阻塞二極管的所述輸出端子。

8.根據權利要求6所述的輸入/輸出電路，其中所述第一電荷注入電路和所述第二電荷注入電路分別包括：

p溝道MOSFET，即p溝道金屬氧化物半導體場效應晶體管，其經配置接收內核電源；

n溝道MOSFET，其耦合到所述p溝道MOSFET，其中所述p溝道MOSFET的柵極端子和所述n溝道MOSFET的柵極端子經配置接收所述輸入信號；以及

電容器，其耦合到所述p溝道MOSFET的漏極端子和所述n溝道MOSFET的漏極端子。

9.根據權利要求8所述的輸入/輸出電路，其中所述第一電荷注入電路中的所述電容器耦合到所述第二PNP晶體管的所述基極端子，并且所述第二電荷注入電路中的所述電容器耦合到所述第二NPN晶體管的所述基極端子。