[發明專利]半導體封裝件及其制法

有效

• 申請號: 201410507705.2
• 申請日: 2014-09-28
• 公開（公告）號: CN105514053B
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 邱士超;林俊賢;孫銘成;白裕呈;沈子杰
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種半導體封裝件及其制法，該制法，先提供一設有線路層與阻塊的承載件，再形成一具有相對的第一表面及第二表面的封裝層于該承載件上，使該封裝層包覆該線路層與該阻塊，且該第一表面結合于該承載件上，之后移除該承載件與該阻塊，以令該封裝層的第一表面上形成開口，供電子元件設于其中，所以于置放該電子元件之前，可先對線路層與該電子元件分別進行測試，以淘汰不良品，因而能避免將半導體封裝件整體報廢而造成材料浪費的問題。

技術領域

本發明有關一種封裝制程，特別是關于一種半導體封裝件及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品亦朝著輕、薄、短、小、高積集度、多功能化方向發展。而為滿足封裝結構高積集度(Integration)以及微型化(Miniaturization)的封裝需求，封裝基版除了導入球柵陣列(BGA)的設計，封裝形式逐漸由打線式(Wire Bonding)封裝或覆晶式(Flip Chip,FC)封裝進展到直接在一封裝基板(packaging substrate)中嵌埋并電性整合一例如具有積體電路的半導體晶片，此種封裝件能縮減整體半導體裝置的體積并提升電性功能。

如圖1所示，現有嵌埋式半導體封裝件1包括：一具有相對第一及第二表面10a,10b及貫穿該第一及第二表面10a,10b的開口100的核心板10、設于該開口100中的晶片11、設于該核心板10的第一及第二表面10a,10b與晶片11上的線路增層結構13、以及設于該線路增層結構13上的防焊層16。

所述的晶片11具有作用面11a及非作用面11b，于該作用面11a上具有多個電極墊110，且藉由粘著材12填充于該開口100，以固定該晶片11于該開口100中。

所述的線路增層結構13具有至少一介電層130、設于該介電層130上的線路層131、及多個設于該介電層130中并電性連接該電極墊100與線路層131的導電盲孔132。

所述的防焊層16具有多個開孔160，以令該線路層131的部分表面外露于各該開孔160中，俾供作為電性接觸墊以外接其他電子裝置。

然而，現有半導體封裝件1中，因整體結構包含核心板10，導致增加整體結構的厚度，而難以符合薄化的需求，且需考量該核心板的制作成本，因而難以降低整體制作成本。

此外，現有半導體封裝件1的制法需先埋設該晶片11，待制作該線路增層結構13后，才進行測試，所以當測試后該半導體封裝件1為不良品時，不論晶片11、該線路增層結構13或核心板10好壞與否，均需將該半導體封裝件1整體報廢，導致材料浪費，且大幅提高制作成本。

此外，該晶片11需經由各該線路層131才能電性連接外部的電子元件，導致訊號傳遞路徑冗長，因而降低該半導體封裝件1的電性效能。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種半導體封裝件及其制法，能避免將半導體封裝件整體報廢而造成材料浪費的問題。

本發明的半導體封裝件，包括：封裝層，其具有相對的第一表面與第二表面，且該封裝層的第一表面上具有至少一開口；線路層，其形成于該封裝層的第一表面且嵌埋于該封裝層中；以及至少一電子元件，其設于該開口中并外露出該第一表面。

前述的半導體封裝件中，該開口未連通至該第二表面。

前述的半導體封裝件中，該電子元件未外露出該第二表面。

本發明還提供一種半導體封裝件的制法，其包括：提供一具有線路層的承載件；形成至少一阻塊于該承載件上；形成一具有相對的第一表面及第二表面的封裝層于該承載件上，使該封裝層包覆該線路層與該阻塊，且該第一表面結合于該承載件上；移除該承載件與該阻塊，以令該封裝層的第一表面上形成開口；以及設置至少一電子元件于該開口中。