[發明專利]光掩膜坯料的制造方法

在審

• 申請號: 201410499396.9
• 申請日: 2014-09-25
• 公開（公告）號: CN104460224A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 吉井崇;河合義夫;稻月判臣;渡邊聰;池田顯;桜田豊久;金子英雄
• 申請（專利權）人: 信越化學工業株式會社
• 主分類號: G03F1/50
• 分類號: G03F1/50;G03F1/54;G03F1/76;H01L21/033
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張永康;李英艷

技術領域

本發明涉及一種光掩膜用途的光掩膜坯料的制造方法，其是在制造半導體集成電路等時所使用。

背景技術

近年來，對于半導體加工而言，尤其因大規模集成電路的高集成化，逐漸需要使電路圖案微細化，對于構成電路的配線圖案的細線化、或對于用于構成單元電路的層之間的配線的接觸孔圖案的微細化技術的要求逐漸提高。因此，對于形成所述配線圖案或接觸孔圖案的光刻中所使用的刻畫有電路圖案的光掩模的制造而言，隨著上述微細化，也需要能夠更微細且更正確地刻畫電路圖案的技術。

為了在光掩膜基板上形成更高精度的光掩膜圖案，首先，需要在光掩膜坯料上形成高精度的抗蝕圖案(光致抗蝕圖案，也稱為光刻膠圖案)。由于在實際加工半導體基板時，光學光刻進行了縮小投影，因此，光掩膜圖案實際上是所需圖案尺寸的4倍左右的大小，但對精度的要求不會因此而降低，對作為原版的光掩膜的精度要求反而比對曝光后的圖案精度的要求更高。

而且，在現行的光刻技術中，所要描繪的電路圖案的尺寸遠低于所使用的光的波長，如果使用按照電路的形狀直接放大4倍的光掩膜圖案，則會因實際進行光學光刻時所產生的光的干擾等的影響，而無法在抗蝕膜上按照光掩膜圖案的形狀進行轉印。因此，為了減少這些影響，有時需要將光掩膜圖案加工成比實際的電路圖案更復雜的形狀(適用所謂的光學鄰近效應修正(Optical?proximity?correction，OPC)等的形狀)。因此，在用于獲得光掩膜圖案的光刻技術中，現在也需要一種更高精度的加工方法。有時以極限分辨率(極限解像度)來表現光刻性能，作為該分辨極限，光掩模加工工序的光刻技術需要與使用了光掩模的半導體加工工序中所使用的光學光刻所需的分辨極限同等程度或其以上的極限分辨精度。

在光掩模圖案的形成過程中，通常是在光掩模坯料上形成抗蝕膜，該光掩模坯料在透明基板上具有遮光膜，并利用電子束來描繪圖案，經過顯影而獲得抗蝕圖案，然后，將獲得的抗蝕圖案作為蝕刻掩模，對遮光膜進行蝕刻而將其加工成遮光圖案，但在使遮光圖案微細化的情況下，若想要維持與微細化前相同的抗蝕膜的膜厚而進行加工，則膜厚相對于圖案之比即所謂的縱橫比會增大，抗蝕的圖案形狀變差而導致圖案轉印無法順利地進行，有時會引起抗蝕圖案塌陷或剝落。因此，需要隨著微細化而使抗蝕膜厚變薄。

另外，為了減輕干式蝕刻時對于抗蝕劑的負擔，以前已嘗試了使用硬掩模的方法，例如，在專利文獻1中，公開了以下方法：在MoSi₂上形成SiO₂膜，將該SiO₂膜用作使用含氯氣體對MoSi₂進行干式蝕刻時的蝕刻掩模；另外，記述了SiO₂膜還能作為抗反射膜而發揮功能。另外，例如專利文獻2中記載了在相移膜上使用鉻作為遮光膜，在該鉻上使用SiO₂膜作為硬掩模。

現有技術文獻

專利文獻

專利文獻1：日本特開昭63-85553號公報；

專利文獻2：日本特開平7-49558號公報。

發明內容

隨著如上所述的圖案的微細化，抗蝕劑的密接性變得重要。但是對于表面含有硅(Si)的膜而言，若想要在光掩模上形成例如50nm以下的微細圖案，則抗蝕劑的密接性變差，且會導致抗蝕圖案在顯影過程中剝落。已知為了避免發生這種情況，有效的做法是利用六甲基二硅氮烷等進行硅烷化處理。

但是，如果實施了硅烷化處理，則存在如下問題：表面帶有疏水性，難以清洗，顯影后的清洗工序中殘留有大量的抗蝕劑殘渣等，而形成缺陷。為了提高清洗能力，可以使用IPA(異丙醇)等來改善浸潤性，但這些溶劑會對抗蝕圖案產生影響，因而不優選。

因此，本發明是鑒于上述問題點而完成，涉及一種在對含有硅的無機膜實施硅烷化處理后形成抗蝕膜的光掩膜坯料的制造方法，其目的在于提供一種光掩膜坯料的制造方法，所述方法能夠抑制在顯影后因抗蝕劑殘渣等所引起的缺陷的產生。

為了實現上述目的，本發明提供一種光掩膜坯料的制造方法，所述光掩膜坯料在透明基板上至少具有含有硅的無機膜，并在該無機膜上具有抗蝕膜，所述光掩膜坯料的制造方法的特征在于：在形成前述無機膜后，以高于200℃的溫度，在含有氧氣的環境中進行熱處理，再進行硅烷化處理，然后利用涂布來形成前述抗蝕膜。

據此，利用硅烷化處理，能夠提高含有硅的無機膜與抗蝕膜的密接性，即使在抗蝕膜上形成微細的圖案，也可以抑制該抗蝕圖案的倒塌或剝離。