[發明專利]與CMOS工藝兼容的溝道隔離的原生器件及其制造方法

有效

• 申請號: 201410494175.2
• 申請日: 2014-09-24
• 公開（公告）號: CN104282734B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 殷曉雪

1.一種與CMOS工藝兼容的溝道隔離的原生器件，其特征是，在p型硅襯底的內部隱埋有深n阱，在柵極兩側下方的p型硅襯底的表面具有n型源漏注入區，在源漏注入區的內側具有n型輕摻雜漏注入區，在源漏注入區的下方具有p型輕摻雜漏注入區，p型輕摻雜漏注入區的底部接觸深n阱的上表面；在p型硅襯底內部新增深n阱以實現溝道與襯底的隔離，同時在深n阱之上且在源漏注入區之下新增p型輕摻雜漏注入區以實現源漏注入區與深n阱的隔離。

2.一種與CMOS工藝兼容的溝道隔離的原生器件的制造方法，其特征是，包括如下步驟：

第1步，在p型硅襯底的內部采用離子注入工藝形成深n阱；

第2步，在p型硅襯底上采用熱氧化生長工藝形成一層氧化硅，在該層氧化硅上淀積一層多晶硅；

第3步，采用光刻和刻蝕工藝對多晶硅和氧化硅進行刻蝕形成柵極和柵氧化層；

第4步，在柵極兩側下方的p型硅襯底表面采用自對準離子注入工藝形成p型輕摻雜漏注入區，其底部與深n阱的上表面相接觸；

第5步，在柵極兩側下方的p型硅襯底表面采用離子注入工藝形成n型輕摻雜漏注入區，其底部高于p型輕摻雜漏注入區的底部，其內側壁比p型輕摻雜漏注入區的內側壁更靠近柵極的正下方；

第6步，在柵極和柵氧化層的兩側形成側墻；

第7步，采用自對準離子注入工藝在柵極兩側下方的n型輕摻雜漏注入區表面形成源漏注入區，其底部等于或低于n型輕摻雜漏注入區的底部但高于p型輕摻雜漏注入區的底部，其內側壁比n型輕摻雜漏注入區的內側壁更遠離柵極的正下方。

3.根據權利要求2所述的與CMOS工藝兼容的溝道隔離的原生器件的制造方法，其特征是，所述方法第1步中，離子注入的n型雜質為磷，離子注入能量大于1000KeV，離子注入劑量為2×10¹²～2×10¹³原子每立方厘米。

4.根據權利要求2所述的與CMOS工藝兼容的溝道隔離的原生器件的制造方法，其特征是，所述方法第4步中，離子注入的p型雜質為硼，離子注入能量為10～40KeV，離子注入劑量為1×10¹³～1×10¹⁴原子每立方厘米。

5.根據權利要求2所述的與CMOS工藝兼容的溝道隔離的原生器件的制造方法，其特征是，所述方法第5步中，離子注入的n型雜質為磷或砷；如為磷注入，則離子注入能量為5～60KeV，離子注入劑量為5×10¹³～5×10¹⁴原子每立方厘米；如為砷注入，則離子注入能量為2～30KeV，離子注入劑量為5×10¹³～1×10¹⁵原子每立方厘米。