[發明專利]一種基于FPGA專用邏輯資源的TDC實現方法及其裝置

在審

• 申請號: 201410492580.0
• 申請日: 2014-09-24
• 公開（公告）號: CN104298150A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 王毅;孫德暉
• 申請（專利權）人: 江蘇賽諾格蘭醫療科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 揚州市錦江專利事務所 32106
• 代理人: 江平

技術領域

本發明涉及高能物理學研究、核醫學成像、遙感成像、激光或超聲波測距等技術領域，具體涉及物理信號事件發生時刻測量的實現方法。

背景技術

高精度時間測量在高能粒子物理研究、定位與測距、航天遙感成像、核醫學成像乃至物質成分檢測等領域均有著廣泛的應用。在日常生活中，時間的概念精確到毫秒就已經完全滿足需求。但對于上述需要高精度時間測量的領域，時間測量作為一種重要的測量參數甚至是探測手段，其精度要求己經達到亞納秒至皮秒量級。

時間測量實現的主要途徑則是TDC（Time?to?Digital?Conversion，時間-數字變換器）技術。絕對的時間信息對實際測量系統而言一般沒有意義，TDC技術將一對物理事件的發生時刻（如γ光子“飛行”一段路徑的起點時刻和終點時刻、光波或聲波的發射時刻與反射接收時刻）的時間間隔量化為數字信號，用以準確度量兩個事件的發生時刻的時間間隔。

TDC技術依靠電子學電路來實現，實現方式有模擬、數字和數模混合等幾種。基于模擬技術的TDC電路由于易受外界噪聲、溫度和電壓波動的干擾，限制了其發展和大規模應用。因此，目前TDC技術的發展方向是以CMOS工藝數字電路為基礎的數字型高精度TDC。

當需要在實際系統中使用數字TDC電路時，有兩種基本的途徑：使用商品化的通用ASIC芯片，或者利用FPGA（現場可編程門陣列）自己開發定制。

采用通用TDC芯片的優勢是：作為工業化生產的ASIC產品，TDC芯片集成度高、功能完善、產品質量有保證、使用者不需要了解TDC的內部實現細節。但另一方面，商品化TDC芯片使用時存在如下問題：???????????????????????????????????????????????單片無法滿足同時需要多通道TDC（如8通道以上）的應用；控制接口復雜，需要配合FPGA邏輯才能實現芯片的配置和測量結果的讀出；非即時型讀出，難以實現特殊事件的篩選或標記（例如拋棄小于一定脈寬的脈沖）；以上問題導致較高的綜合應用成本。

與之相比，利用FPGA定制開發數字TDC可以有效解決上述問題：能夠在單顆芯片上同時完成時間測量、控制與讀出邏輯、測量結果的后續處理（如特殊事件的篩選）、遠程數據傳輸等全部功能。由于通用可編程邏輯的應用市場及芯片出貨量較之TDC大得多，因此FPGA芯片具有極高的性價比。當然，利用FPGA定制開發數字TDC在實現中也存在一些問題，例如如何克服供電電壓和環境溫度波動的影響，如何保證多通道TDC的工作一致性等。

現有技術中以FPGA實現TDC主要有兩種方法：基于多相位時鐘采樣的方法和基于FPGA內部延遲鏈的方法。

基于FPGA內部延遲鏈結構的TDC實現結構復雜，但TDC可以達到數十皮秒的精度。該實現方式需要將眾多FPGA內部延遲單元串聯在一起構成一個延遲鏈來使用。由于該延遲鏈結構很長，需要跨越多個FPGA“邏輯分區”，因此不同分區的延遲單元之間的連接線的延遲時間會因FPGA布局布線結構而各不相同；同時，延遲單元及延遲單元間連接線的延遲時間會敏感地隨著FPGA供電電壓、環境溫度等因素的波動而發生變化。上述問題使得在實現基于內部延遲鏈結構的TDC時，需要額外設計復雜的“校準”結構以減小鏈上延遲不均勻所造成的微分非線性（DNL）、并補償TDC隨供電電壓和環境溫度帶來的敏感變化。

額外的校準結構雖然帶給基于延遲鏈結構的TDC以較高的測量精度，但同時導致如下問題：實現結構復雜、消耗較多的FPGA資源、高功耗等。特別是當需要實現多個TDC通道時，該實現方式的校準原理決定了對每一個TDC通道都需要獨立增加校正結構。此外，由于對延遲單元的延遲時間有一定的范圍限制，基于延遲鏈結構的TDC在多種新一代高性能FPGA上反而難以很好的實現。

基于多相位時鐘采樣是另一種基于FPGA的TDC實現方法。與基于延遲鏈結構的TDC相比，該方法的實現結構簡單、FPGA資源占用低、具有較低的供電電壓和環境溫度敏感性、且功耗較低。該方法的主要缺點首先是TDC精度受到FPGA最高工作時鐘頻率的限制；另一個問題是需要用手工布局布線的方式來嚴格約束關鍵結構路徑，以使得各個相位的信號傳輸延遲一致，從而減少微分非線性。

由圖1的目前普遍采用的基于多相位時鐘采樣的TDC實現結構示意圖可見：輸入信號由四個由同源但相位各相差90度的時鐘驅動的D觸發器采樣（即圖1中的多相位采樣）。然后經過時鐘域轉換電路，將不同時鐘域的信號統一到相位偏移為0的時鐘域上，最后經過信號偵測和譯碼，將輸出1?輸出2?輸出3?輸出4的輸出結果，翻譯為2位的時間戳。