[發明專利]3DNAND閃存結構及其制作方法

有效

• 申請號: 201410491328.8
• 申請日: 2014-09-23
• 公開（公告）號: CN104201176B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 高晶;肖勝安
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

1.一種3D NAND閃存結構，其特征在于，包括：

襯底；

多個陣列串，所述陣列串形成在所述襯底上，并由第一介質層隔離開；

隔離層及CSL，所述CSL形成在所述隔離層的上方，所述隔離層和CSL均形成于所述襯底內，并且位于所述第一介質層的下方，所述隔離層形成于一位于相鄰陣列串之間的隔離溝槽內。

2.如權利要求1所述的3D NAND閃存結構，其特征在于，所述隔離層的深度范圍是1000埃～1500埃。

3.如權利要求1所述的3D NAND閃存結構，其特征在于，所述CSL的厚度范圍是800埃～1200埃。

4.如權利要求1所述的3D NAND閃存結構，其特征在于，所述陣列串由多晶硅、多晶硅介質層、多個堆疊的存儲單元和第二介質層組成，所述存儲單元包括存儲層和第三介質層，所述存儲單元位于所述多晶硅的兩側，所述存儲單元形成于相鄰的第二介質層之間，所述第三介質層形成于所述存儲層、多晶硅及所述第二介質層之間，所述多晶硅介質層形成于所述多晶硅的內部，所述多晶硅與所述襯底相接觸。

5.如權利要求4所述的3D NAND閃存結構，其特征在于，所述第一介質層形成在相鄰的陣列串之間的襯底上，覆蓋所述存儲單元并且暴露出所述多晶硅的表面。

6.一種3D NAND閃存結構的制作方法，其特征在于，包括步驟：

提供襯底，所述襯底表面形成有多個陣列串單元，所述陣列串單元之間設有暴露出所述襯底的溝道，所述陣列串單元包括多晶硅、多晶硅介質層及多個堆疊的第二介質層和犧牲介質層，所述多晶硅介質層形成于所述多晶硅的內部，所述犧牲介質層形成于相鄰的第二介質層之間，所述多個交錯堆疊的第二介質層和犧牲介質層位于所述多晶硅的兩側；

刻蝕溝道中暴露出的襯底，形成隔離溝槽；

在所述隔離溝槽中形成隔離層，所述隔離層的深度小于所述隔離溝槽的深度；

在所述隔離層的表面形成CSL，所述CSL的厚度值和所述隔離層的深度值之和等于所述隔離溝槽的深度值；

刻蝕去除所述犧牲介質層；

形成存儲單元，所述存儲單元形成于相鄰的第二介質層之間，獲得陣列串；

在所述溝道中形成第一介質層，所述第一介質層形成于所述CSL的表面。

7.如權利要求6所述的3D NAND閃存結構的制作方法，其特征在于，所述隔離溝槽采用干法刻蝕形成。

8.如權利要求6所述的3D NAND閃存結構的制作方法，其特征在于，形成所述隔離層的步驟包括：

采用原子沉積法在所述陣列串單元的表面及隔離溝槽中形成隔離層；

采用干法回刻蝕及濕法刻蝕去除位于所述陣列串單元的表面及隔離溝槽中部分隔離層，使殘留的隔離層深度小于所述隔離溝槽的深度。

9.如權利要求6所述的3D NAND閃存結構的制作方法，其特征在于，形成所述CSL的步驟包括：

采用選擇性外延生長法在所述隔離層的表面形成多晶硅，位于隔離層表面的多晶硅的厚度值和所述隔離層的深度值之和等于所述隔離溝槽的深度值；

采用離子注入法對位于所述隔離層表面的多晶硅進行摻雜；

對摻雜的多晶硅進行退火處理，獲得所述CSL。

10.如權利要求6所述的3D NAND閃存結構的制作方法，其特征在于，形成所述存儲單元的步驟包括：

在相鄰的第二介質層之間的第二介質層和多晶硅的表面形成第三介質層；

在所述第三介質層、第二介質層及多晶硅的表面形成存儲層；

對所述存儲層進行刻蝕，使殘留的存儲層位于所述第三介質層的表面，從而獲得由所述存儲層和第三介質層組成的存儲單元。

11.如權利要求6所述的3D NAND閃存結構的制作方法，其特征在于，形成第一介質層的步驟包括：

在所述陣列串單元及溝道中形成第一介質層；

采用化學機械研磨對所述第一介質層進行研磨，暴露出所述多晶硅的表面。