[發明專利]3DNAND閃存結構及其制作方法

有效

• 申請號: 201410491328.8
• 申請日: 2014-09-23
• 公開（公告）號: CN104201176B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 高晶;肖勝安
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及半導體制造領域，尤其涉及一種3D NAND閃存結構及其制作方法。

背景技術

隨著平面型閃存存儲器的發展，半導體的生產工藝取得了巨大的進步。但是最近幾年，平面型閃存的發展遇到了各種挑戰：物理極限，現有顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面閃存遇到的困難以及最求更低的單位存儲單元的生產成本，各種不同的三維(3D)閃存存儲器結構應運而生，例如3D NAND閃存。

具體的，請參考圖1，圖1為現有技術中3D NAND閃存結構中陣列串的剖面示意圖，包括襯底10、CSL(Common Source Line，常規源線)11、多個交錯堆疊的第一介質層20和存儲單元、多晶硅40、多晶硅介質層41及連線50，其中，所述多晶硅介質層41形成于所述多晶硅40內，所述多個交錯堆疊的第一介質層20和存儲單元形成于所述多晶硅40的兩側，從而組成一個陣列串，所述存儲單元由存儲層30和第三介質層21組成，所述存儲層30與第二介質層20、多晶硅40之間均由第三介質層21隔開，所述CSL11形成于相鄰陣列串之間的襯底10內。

在現有的各種垂直型溝道的3D NAND結構中，都應用了陣列串作為其基本存儲單元，兩排陣列串之間會通過多晶硅(Word Line，WL)切割處(Cut)的氧化物進行隔絕。但是在WL Cut的底部會通過N型摻雜來形成共用的有源區。在此結構基礎上，當其中一條陣列進行編程操作時，熱電子會從有源區下方漂 移到相鄰的存儲陣列(如圖1中橢圓形和箭頭所示)，從而影響其相鄰的存儲陣列的電特性。故在以此結構為基礎的前提下，陣列之間的干擾(Disturb)現象無法避免。

不同陣列串之間的Disturb現象是困擾三維閃存存儲器技術發展的最大難題。目前主要是從設計和操作模式的方面有提出優化方案，以降低干擾現象，然而并不能從根本上解決此問題。

發明內容

本發明的目的在于提供一種3D NAND閃存結構及其制作方法，能夠從根本上解決不同陣列串之間的干擾現象。

為了實現上述目的，本發明提出了一種3D NAND閃存結構，包括：

襯底；

多個陣列串，所述陣列串形成在所述襯底上，并由第一介質層隔離開；

隔離層及CSL，所述CSL形成在所述隔離層的上方，所述隔離層和CSL均形成于所述襯底內，并且位于所述第一介質層的下方。

進一步的，在所述的3D NAND閃存結構中，所述隔離層的深度范圍是1000?！?500埃。

進一步的，在所述的3D NAND閃存結構中，所述CSL的厚度范圍是800?！?200埃。

進一步的，在所述的3D NAND閃存結構中，所述陣列串由多晶硅、多晶硅介質層、多個堆疊的存儲單元和第二介質層組成，所述存儲單元包括存儲層和第三介質層，所述存儲單元位于所述多晶硅的兩側，所述存儲單元形成于相鄰的第二介質層之間，所述第三介質層形成于所述存儲層、多晶硅及所述第二介質層之間，所述多晶硅介質層形成于所述多晶硅的內部，所述多晶硅與所述襯底相接觸。

進一步的，在所述的3D NAND閃存結構中，所述第一介質層形成在相鄰的 陣列串之間的襯底上，覆蓋所述存儲單元并且暴露出所述多晶硅的表面。

本發明還提出了一種3D NAND閃存結構的制作方法，包括步驟：

提供襯底，所述襯底表面形成有多個陣列串單元，所述陣列串單元之間設有暴露出所述襯底的溝道，所述陣列串單元包括多晶硅、多晶硅介質層及多個堆疊的第二介質層和犧牲介質層，所述多晶硅介質層形成于所述多晶硅的內部，所述犧牲介質層形成于相鄰的第二介質層之間，所述多個交錯堆疊的第二介質層和犧牲介質層位于所述多晶硅的兩側；

刻蝕溝道中暴露出的襯底，形成隔離溝槽；

在所述隔離溝槽中形成隔離層，所述隔離層的深度小于所述隔離溝槽的深度；

在所述隔離層的表面形成CSL，所述CSL的厚度值和所述隔離層的深度值之和等于所述隔離溝槽的深度值；

刻蝕去除所述犧牲介質層；

形成存儲單元，所述存儲單元形成于相鄰的第二介質層之間，獲得陣列串；

在所述溝道中形成第一介質層，所述第一介質層形成于所述CSL的表面。

進一步的，在所述的3D NAND閃存結構的制作方法中，所述隔離溝槽采用干法刻蝕形成。

進一步的，在所述的3D NAND閃存結構的制作方法中，形成所述隔離層的步驟包括：

采用原子沉積法在所述陣列串單元的表面及隔離溝槽中形成隔離層；