[發明專利]一種像素結構及其制備方法、顯示面板及顯示裝置

有效

• 申請號: 201410484549.2
• 申請日: 2014-09-19
• 公開（公告）號: CN104298033B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 陳磊;彭志龍;代伍坤;劉還平
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362
• 代理公司: 北京天昊聯合知識產權代理有限公司11112
• 代理人: 柴亮,張天舒

技術領域

本發明涉及液晶顯示技術領域，具體地，涉及一種像素結構及其制備方法，以及包含上述像素結構的顯示面板，包含上述顯示面板的顯示裝置。

背景技術

隨著顯示技術的不斷進步，顯示裝置的分辨率越來越高，在顯示裝置的尺寸不變的情況下，單位面積上的像素密度也隨之升高；而伴隨著像素密度的提高，相鄰像素結構之間的距離，以及每個像素結構內各單元之間的距離越來越小。

圖1為一種現有顯示裝置的像素結構的示意圖，圖2為圖1所示像素結構沿A-A’的剖視圖。如圖1和圖2所示，每個像素包括像素電極1以及具有柵極、有源層、源極和漏極組成的薄膜晶體管(TFT)，所述柵極與有源層之間設置有柵極保護層4，具體地，柵極保護層4一般設置在每個像素所在區域，以及相鄰像素之間的區域。在相鄰兩列像素之間設有數據線2，在相鄰兩行像素之間設有柵極線3，所述數據線2與像素電極1之間設置在一個平面上。

在相鄰像素之間的距離，以及每個像素內各單元之間的距離越來越小時，可以理解，像素電極1和數據線2之間的距離越來越小，在此情況下，由于距離的減小，像素電極1與數據線2之間容易產生電容耦合效應，對數據線2及其他信號線中所傳輸的信號產生干擾。此外，像素電極1和數據線2之間距離的減小，還會使得制備像素結構的過程中的工藝波動對像素中各單元的形狀的影響增大，從而影響像素的性能，進而影響顯示裝置的顯示效果。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種像素結構及其制備方法、顯示面板及顯示裝置，所述像素結構可以增大數據線與像素電極之間的距離，從而減小數據線和像素電極之間的電容耦合效應，還可以減小像素結構制備過程中的工藝波動對像素性能及其均一性的影響。

為實現本發明的目的而提供一種像素結構，包括多列像素以及多條位于相鄰列像素間的數據線，每個像素包括像素電極以及具有柵極、有源層、源極和漏極的薄膜晶體管，所述柵極與有源層間設有柵極保護層，所述柵極保護層中設有至少部分位于兩相鄰列像素之間的溝槽；兩相鄰列像素的像素電極的相對端部，以及兩相鄰列像素之間的數據線中，一個位于所述溝槽內，另一個位于所述柵極保護層無溝槽處的表面上。

其中，所述溝槽設置在與數據線對應的區域，所述數據線設置在所述溝槽內。

其中，所述溝槽的最大深度小于所述柵極保護層的厚度。

其中，所述溝槽位于數據線兩側，且所述兩相鄰列像素的像素電極的相對端部位于在所述溝槽內。

其中，所述像素電極的靠近所述數據線的端部設置在所述溝槽的底部。

其中，所述溝槽的深度等于所述柵極保護層的厚度。

作為另一個技術方案，本發明還提供一種像素結構的制備方法，包括：制備柵極的步驟；制備柵極保護層的步驟；在柵極保護層上制備至少部分位于兩相鄰列像素之間的溝槽的步驟。

其中，所述溝槽設置在與數據線對應的區域，所述像素結構的制備方法還包括：在所述溝槽內制備數據線的步驟。

其中，所述溝槽分別設置在數據線的兩側；所述像素結構的制備方法還包括：在包括所述溝槽，且以所述溝槽為邊緣的區域內制備像素電極的步驟。

作為另一個技術方案，本發明還提供一種顯示面板，包括本發明提供的上述像素結構。

作為另一個技術方案，本發明還提供一種顯示裝置，包括本發明提供的上述顯示面板。

本發明具有以下有益效果：

本發明提供的像素結構，其通過在柵極保護層上設置溝槽，并將像素電極的端部設置在溝槽內，或者將數據線設置在溝槽內，使像素電極的端部與數據線不在同一垂直于溝槽的深度方向的平面內，這樣在不改變二者在垂直于溝槽深度方向上的距離的情況下，增大像素電極和數據線之間的總距離，從而可以減小像素電極與數據線之間的電容耦合效應，從而可以減小對數據線以及其他信號線中信號傳輸的干擾。此外，通過增大像素電極與數據線之間的總距離，還可以在制備像素結構的過程中，降低工藝波動對像素內各單元的形狀的影響，從而可以保證各像素的性能及其均一性，從而可以保證顯示裝置的顯示效果。