[發(fā)明專利]具有應(yīng)變硅的集成電路及制造該電路的方法

在審

• 申請?zhí)枺?/td>: 201410474755.5
• 申請日: 2014-09-17
• 公開（公告）號: CN104465665A
• 公開（公告）日: 2015-03-25
• 發(fā)明（設(shè)計）人: K·弗羅貝格;T·胡伊辛加;E·R·普菲茨納
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

該技術(shù)領(lǐng)域大致涉及集成電路及其制造集成電路的方法，更具體地說，涉及一種具有覆蓋結(jié)晶硅鍺層的應(yīng)變結(jié)晶硅基板(substrate)的集成電路和制造這種集成電路的方法。

背景技術(shù)

在半導(dǎo)體業(yè)界，不斷地朝著制造更小更復(fù)雜的具有更高性能的微電子元件的方向發(fā)展。大多數(shù)現(xiàn)今的集成電路(IC)是通過使用多個互連的場效應(yīng)晶體管(FET)實現(xiàn)的，也稱為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET或MOS晶體管)。MOSFET通常是在結(jié)晶硅晶圓上制造，并且電子在源極和漏極之間柵電極下的通道中移動通過結(jié)晶硅。

電子更容易移動通過應(yīng)變結(jié)晶硅,所以應(yīng)變硅上的MOSFET的性能往往高于松弛硅上的MOSFET。這個更高的性能明顯地表現(xiàn)在更快的開關(guān)速度和較低的能源消耗上,尤其是N通道場效應(yīng)晶體管。

然而，除非某些力或結(jié)構(gòu)維持硅結(jié)晶晶格上的應(yīng)變，否則硅晶體自然形成一個松弛的狀態(tài)，應(yīng)變硅也將恢復(fù)到松弛的硅。這樣來生產(chǎn)應(yīng)變硅是很昂貴的，所以很多集成電路不使用應(yīng)變硅。

因此，本發(fā)明的目的是為集成電路提供一種可用于MOSFET和其他電子元件的應(yīng)變結(jié)晶硅材料。此外，本發(fā)明的另一目的是提供用于制造這種集成電路的方法。此外，其它期望的特征和本實施例的特征通過下面實施方式和所附權(quán)利要求書，再配合附圖和本發(fā)明背景將顯而易見。

發(fā)明內(nèi)容

本發(fā)明提供一種用于集成電路的設(shè)備。該集成電路包括堆棧(stack)，其具有表面層、中間層和基底層，其中，該表面層覆蓋在該中間層上，以及該中間層覆蓋在該基底層上。該表面層和該基底層包括應(yīng)變硅，其中，硅原子被拉伸超出正常結(jié)晶硅原子間距離。該中間層包括結(jié)晶硅鍺。

本發(fā)明提供一種在不同的實施例中用于集成電路的設(shè)備。該集成電路包括結(jié)晶硅處理層和覆蓋在該處理層上的支撐電介質(zhì)。該集成電路進一步包括覆蓋在該支撐電介質(zhì)上的堆棧，其中，該堆棧包括表面層、中間層和基底層。該表面層和該基底層包括單晶硅，以及該中間層包括硅鍺。該表面層覆蓋在該中間層上，該中間層覆蓋在該基底層上，以及該基底層覆蓋在該支撐電介質(zhì)上。

本發(fā)明提供一種生產(chǎn)集成電路的方法。該方法包括在絕緣體上覆硅基板中蝕刻溝槽，并且在該溝槽中形成淺溝槽隔離電介質(zhì)。產(chǎn)生堆棧，該堆棧側(cè)面相鄰于淺溝槽隔離電介質(zhì)，堆棧底部覆蓋在掩埋電介質(zhì)上。該堆棧包括覆蓋在中間層上的表面層，其中，中間層覆蓋在基底層上。該表面層和該基底層包括結(jié)晶硅，以及該中間層包括硅鍺。形成橋狀物(bridge)，其覆蓋在該堆棧上和在該淺溝槽隔離電介質(zhì)的一部分上，且通過從相鄰的堆棧側(cè)面移除該淺溝槽隔離電介質(zhì)和從堆棧底部下方移除掩埋電介質(zhì)而使堆棧懸掛在橋狀物上。然后，該堆棧通過在堆棧底部下方和相鄰的堆棧側(cè)面間沉積支撐電介質(zhì)而獲得支撐。

附圖說明

以下將配合隨附圖式描述本發(fā)明的實施例，其中，相同的元件符號代表相似的元件，以及其中：

圖1至圖5示出，在橫截面視圖中，根據(jù)示例性實施例的一部分集成電路和其制造方法；

圖6示出，在一個剖面透視圖中，處于中間制造點的集成電路的示例性實施例的一部分；

圖7至圖9示出，在剖視圖中，按照示例性實施例的一部分集成電路和其制造方法的延續(xù)；

圖10示出，在透視圖中，在另一個中間制造點的集成電路的示例性實施例；

圖11至圖12示出，在橫截面圖中，根據(jù)示例性實施例的一部分該集成電路和其制造方法的進一步延續(xù)；

圖13示出，在一個透視圖中，處于另一個制造中間點的該集成電路的示例性實施例的一部分；

圖14至圖16示出，在橫截面圖中，按照示例性實施例的一部分集成電路和其制造方法的進一步延續(xù)。

符號說明

10?絕緣體上覆硅基板

12?裝置層

14?掩埋電介質(zhì)

16?處理層

20?襯墊氧化硅層

22?氮化硅層

24?STI光阻層

26?溝槽

28?淺溝槽隔離電介質(zhì)

30?耐蝕刻摻雜劑

32?島狀物

40?基底層

42?中間層

44?表面層

46?堆棧

48?堆棧側(cè)面

50?堆棧底部

52?基底層厚度

54?中間層厚度

56?表面層厚度

58?橋接層

60?橋狀物