[發明專利]具有應變硅的集成電路及制造該電路的方法

在審

• 申請號: 201410474755.5
• 申請日: 2014-09-17
• 公開（公告）號: CN104465665A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: K·弗羅貝格;T·胡伊辛加;E·R·普菲茨納
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種集成電路，包括：

堆棧，其包括表面層、中間層和基底層，其中，該表面層包括受到應變的結晶硅，使得硅原子被拉伸超出正常結晶硅原子間距離，該中間層包括結晶硅鍺，而該基底層包括受到應變的結晶硅，使得該硅原子被拉伸超出該正常結晶硅原子間距離，其中，該表面層覆蓋在該中間層上，而該中間層覆蓋在該基底層上。

2.根據權利要求1所述的集成電路，其中，該堆棧進一步包括多個堆棧側面和一堆棧底部，該集成電路進一步包括：

支撐電介質，其相鄰于所述堆棧側面和該堆棧底部。

3.根據權利要求2所述的集成電路，進一步包括淺溝槽隔離電介質，其中，該支撐電介質定位于該淺溝槽隔離電介質與所述堆棧側面之間。

4.根據權利要求3所述的集成電路，其中，該淺溝槽隔離電介質包括氧化硅。

5.根據權利要求3所述的集成電路，其中，該淺溝槽隔離電介質包括耐蝕刻摻雜劑。

6.根據權利要求5所述的集成電路，其中，該耐蝕刻摻雜劑包括碳。

7.根據權利要求2所述的集成電路，其中，該支撐電介質包括氧化硅。

8.根據權利要求2所述的集成電路，進一步包括處理層，其中，該支撐電介質定位于該處理層和該堆棧底部之間。

9.根據權利要求1所述的集成電路，其中，該中間層具有中間層厚度，該表面層具有表面層厚度，而該中間層厚度約為該表面層厚度的3倍。

10.根據權利要求1所述的集成電路，其中，該中間層中鍺與硅的比大致固定。

11.根據權利要求1所述的集成電路，進一步包括覆蓋在該表面層上的晶體管柵極。

12.一種集成電路，包括：

處理層，其包含結晶硅；

支撐電介質，其覆蓋在該處理層上；以及

堆棧，其覆蓋在該支撐電介質上，該堆棧包括表面層、中間層和基底層，其中，該表面層包含結晶硅，該中間層包含結晶硅鍺，該基底層包含結晶硅，并且其中，該表面層覆蓋在該中間層上，該中間層覆蓋在該基底層上，而該基底層覆蓋在該支撐電介質上。

13.根據權利要求12所述的集成電路，進一步包括覆蓋在該表面層上的晶體管柵極。

14.根據權利要求12所述的集成電路，其中，該中間層具有中間層厚度，該表面層具有表面層厚度，而該中間層厚度約為該表面層厚度的3倍。

15.根據權利要求12所述的集成電路，其中，該表面層的硅原子被拉伸超出正常結晶硅原子間距離。

16.根據權利要求12所述的集成電路，其中，該堆棧包括堆棧側面，并且其中，該支撐電介質相鄰于該堆棧側面。

17.根據權利要求16所述的集成電路，進一步包括淺溝槽隔離電介質，其中，該支撐電介質位于該堆棧側面和該淺溝槽隔離電介質之間。

18.根據權利要求17所述的集成電路，其中，該淺溝槽隔離電介質包括耐蝕刻摻雜劑。

19.根據權利要求18所述的集成電路，其中，該耐蝕刻摻雜劑包括碳。

20.一種生產集成電路的方法，包括：

在絕緣體上覆硅基板中蝕刻溝槽，其中，該絕緣體上覆硅基板包含掩埋電介質；

在該溝槽中形成淺溝槽隔離電介質；

產生堆棧，其包含覆蓋在基底層上的中間層和覆蓋在該中間層上的表面層，其中，該表面層包含結晶硅，該中間層包含結晶硅鍺，該基底層包含結晶硅，其中，該堆棧包括堆棧側面和堆棧底部，以及其中，該堆棧側面相鄰于該淺溝槽隔離電介質，而該堆棧底部覆蓋在該掩埋電介質上；

形成覆蓋在該堆棧上和在該淺溝槽隔離電介質的一部分上的橋狀物；

通過從相鄰的該堆棧側面移除該淺溝槽隔離電介質以及從該堆棧底部下方移除該掩埋電介質而使該堆棧懸掛在該橋狀物上；以及

通過在該堆棧底部下方以及相鄰于該堆棧側面沉積支撐電介質而支撐該堆棧。