[發(fā)明專利]半導(dǎo)體組件及制造半導(dǎo)體組件的方法

有效

• 申請?zhí)枺?/td>: 201410474255.1
• 申請日: 2011-07-13
• 公開（公告）號: CN104269390B
• 公開（公告）日: 2018-07-17
• 發(fā)明（設(shè)計）人: 吳偉誠;侯上勇;鄭心圃;劉醇鴻;邱志威;史朝文
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/522;H01L23/31;H01L21/60
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國

本發(fā)明提供一種半導(dǎo)體組件及制造半導(dǎo)體組件的方法，半導(dǎo)體組件包含接合墊結(jié)構(gòu)，其中接合墊結(jié)構(gòu)具有介于金屬接合墊與凸塊下金屬(UBM)層的環(huán)狀應(yīng)力緩沖層。應(yīng)力緩沖層是用介電層、高分子聚合物層或鋁層來形成，其中介電層具有小于3.5的介電常數(shù)。上述應(yīng)力緩沖層是圓形環(huán)、方形環(huán)、八邊形(Octagonal)環(huán)或任何幾何形狀的環(huán)。

本發(fā)明是申請日為2011年07月13日，申請?zhí)枮?01110204956X，發(fā)明名稱為“半導(dǎo)體組件及制造半導(dǎo)體組件的方法”的發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明一般是有關(guān)于一種半導(dǎo)體組件，且特別是有關(guān)于一種具有接合墊(Pad/Bond Pad)結(jié)構(gòu)的半導(dǎo)體組件，其中接合墊結(jié)構(gòu)設(shè)有應(yīng)力緩沖(Stress Buffer)層。

背景技術(shù)

現(xiàn)代集成電路(IC)確實是由數(shù)百萬個如晶體管的主動組件與電容所組成。這些組件開始時是彼此分離，但隨后則被內(nèi)連接(Interconnected)在一起以形成功能性電路。典型的內(nèi)連接結(jié)構(gòu)包含橫向(Lateral)內(nèi)連接[例如金屬線(導(dǎo)線)]以及垂直(Vertical)內(nèi)連接[例如介層窗(Vias)與接觸窗(Contacts)]。內(nèi)連接正逐漸地決定了現(xiàn)在IC的性能與密度的限制。在內(nèi)連接結(jié)構(gòu)的頂端，接合墊是形成且暴露于個別芯片的表面。經(jīng)由接合墊的電性連接是用以連接上述的芯片至封裝基材(Package Substrate)或另一晶粒(Die)。接合墊可使用在導(dǎo)線接合(Wire Bonding)或覆晶(Flip-Chip)接合中。由于成本低，晶片級芯片尺寸封裝(Wafer Level Chip Scale Packaging；WLCSP)是目前廣泛使用且相對簡單的制程。在典型的WLCSP中，內(nèi)連接結(jié)構(gòu)形成在金屬化層(Metallization Layers)上，接著形成凸塊下金屬(Under-Bump Metallurgy/Under-Bump Metallization；UBM)并設(shè)置焊球(SolderBalls)。

覆晶封裝利用凸塊來建立芯片的輸入/輸出(I/O)接合墊與封裝基材之間，或與封裝導(dǎo)線框(Lead Frame)之間的電性接觸。就結(jié)構(gòu)上來說，凸塊實際上包含凸塊本身以及位于凸塊與I/O接合墊之間的所謂的UBM。UBM一般包含利用以下所述順序配置在I/O接合墊上的粘合(Adhesion)層、阻障(Barrier)層以及潤濕(Wetting)層。根據(jù)所使用的材料，凸塊本身可區(qū)分為錫凸塊、金凸塊、銅(Copper/Cu)柱(Pillar)凸塊以及混合金屬(Mixed Metals)凸塊。最近提出有銅內(nèi)連線柱(Interconnect Post)技術(shù)。以銅柱組件取代原來所使用的錫凸塊，來連接電子組件與一基材。上述銅內(nèi)連線柱技術(shù)以最小的凸塊橋接(Bridging)可能性來達(dá)到較細(xì)的節(jié)距(Pitch)，降低電路的電容負(fù)載，并允許電子組件以較高頻率來執(zhí)行。而錫合金仍然是必須的，其是用以覆蓋(Capping)凸塊結(jié)構(gòu)以及接合電子組件。

WLCSP以及相關(guān)的覆晶封裝中的物理應(yīng)力是與多項因素(Factors)的結(jié)合有關(guān)，例如組件尺寸、架構(gòu)(Architecture)、操作狀況、以及實際的封裝設(shè)計與建構(gòu)材料。然而，低介電常數(shù)材料的使用產(chǎn)生了封裝時施加于組件上的應(yīng)力的關(guān)鍵問題。此外，在銅柱的介紹中包含了較錫凸塊更高的應(yīng)力，因此需要應(yīng)力緩沖層或應(yīng)力重新分配(Re-Distribution)層。聚亞酰胺(Polyimide；PI)可作為應(yīng)力緩沖以降低金屬凸塊區(qū)底下的低介電系數(shù)層的最大應(yīng)力，但相對的，其亦沖擊組件的性能。例如，PI層需要高溫與長時間的固化程序(CuringProcess)，故導(dǎo)致大體積PI的收縮，進(jìn)而對硅產(chǎn)生了大的殘留(Residual)應(yīng)力。常見的失效模式為沿著晶粒角落或PI層與底部填充(Underfill)材料間的界面的脫層(Delamination)或破裂(Cracking)。

發(fā)明內(nèi)容

本發(fā)明的目的在提供一種半導(dǎo)體組件以及制造半導(dǎo)體組件的方法，半導(dǎo)體組件的接合墊結(jié)構(gòu)中設(shè)有環(huán)狀的應(yīng)力緩沖層，通過此小面積的應(yīng)力緩沖層來降低上述沿著晶粒角落或PI層與底部填充材料間的接口產(chǎn)生脫層或破裂的缺陷。