[發(fā)明專利]雙軌預(yù)充電邏輯單元結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410473366.0
• 申請(qǐng)日: 2014-09-16
• 公開（公告）號(hào): CN104378103B
• 公開（公告）日: 2017-08-04
• 發(fā)明（設(shè)計(jì)）人: 王晨旭;王佰玲;王新勝;李杰;羅敏;宋晨晨;逄曉;趙雷鵬
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)(威海)
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所23109
• 代理人: 張宏威

技術(shù)領(lǐng)域

本發(fā)明涉及邏輯單元結(jié)構(gòu)，用于抵抗密碼芯片的差分功耗分析攻擊，屬于電路電子領(lǐng)域。

背景技術(shù)

智能卡等密碼設(shè)備在電信、金融、企業(yè)安全和政府等各種行業(yè)部門中得以廣泛應(yīng)用，其安全的重要性不言而喻。盡管密碼設(shè)備的嵌入式特性使攻擊者無(wú)法直接接觸密碼芯片中的密鑰信息，但密碼芯片工作時(shí)會(huì)泄漏一定的功耗、電磁輻射等側(cè)信道信息，差分功耗分析(Differential Power Analysis,DPA)攻擊技術(shù)利用密鑰數(shù)據(jù)與這些信息之間的相關(guān)性，通過(guò)數(shù)理統(tǒng)計(jì)等方式可分析得出密鑰的值。由于DPA攻擊的非入侵性、普適性且簡(jiǎn)單易行等特點(diǎn)，其對(duì)智能卡等密碼芯片的安全性造成了嚴(yán)重威脅。抵抗DPA攻擊最基本的思想是消除密碼芯片的工作電流與其執(zhí)行算法時(shí)使用的數(shù)據(jù)的相關(guān)性。

電路級(jí)防護(hù)獨(dú)立于具體密碼算法，因此電路級(jí)防護(hù)是抗功耗攻擊的一個(gè)重要研究方向，如果能夠提出一種有效的電路結(jié)構(gòu)，各種密碼算法的安全問(wèn)題便迎刃而解。DRP邏輯是電路級(jí)防護(hù)最重要的分支，然而提前傳播效應(yīng)給DRP邏輯造成了比較嚴(yán)重的安全威脅，通過(guò)加入同步單元的方式消除提前傳播效應(yīng)的解決方案雖然有效，但也由此帶來(lái)了極大的面積開銷，因此，如何在面積開支不大的情況下，有效解決提前傳播效應(yīng)仍然是研究人員非常關(guān)注的話題。

發(fā)明內(nèi)容

本發(fā)明目的是為了解決在面積開支不大的情況下，有效解決提前傳播效應(yīng)的問(wèn)題，提供了雙軌預(yù)充電邏輯單元結(jié)構(gòu)形式。

本發(fā)明所述雙軌預(yù)充電邏輯單元結(jié)構(gòu)包括兩個(gè)技術(shù)方案。

第一個(gè)技術(shù)方案：所述雙軌預(yù)充電邏輯單元結(jié)構(gòu)為與-與非邏輯，它包括單軌與邏輯電路和單軌與非邏輯電路；單軌與邏輯電路和單軌與非邏輯電路的均具有四個(gè)輸入端，分別連接四個(gè)輸入信號(hào)a、b和單軌與邏輯電路的輸出信號(hào)y為輸入信號(hào)a和b的與邏輯結(jié)果；單軌與非邏輯電路的輸出信號(hào)為輸入信號(hào)a和b的與非邏輯結(jié)果；

輸入信號(hào)a，b和都為0，邏輯單元處于預(yù)充狀態(tài)；輸入信號(hào)a和為互補(bǔ)信號(hào)，且b和也為互補(bǔ)信號(hào)時(shí)，邏輯單元處于邏輯運(yùn)算狀態(tài)；

單軌與邏輯電路包括NMOS晶體管N1'、NMOS晶體管N2'、NMOS晶體管N3'、NMOS晶體管N4'、NMOS晶體管N5'、NMOS晶體管N6'、PMOS晶體管P1'、PMOS晶體管P2'、PMOS晶體管P3'、PMOS晶體管P4'、PMOS晶體管P5'、PMOS晶體管P6'和反相器I1'；NMOS晶體管N1'的源極和NMOS晶體管N2'的源極公共端連接輸入信號(hào)NMOS晶體管N1'的漏極同時(shí)連接NMOS晶體管N2'的漏極、PMOS晶體管P3'的漏極和NMOS晶體管N5'的源極，并形成公共節(jié)點(diǎn)nb1；PMOS晶體管P3'的源極連接PMOS晶體管P4'的漏極，PMOS晶體管P4'的源極連接電源V_DD；NMOS晶體管N5'的漏極同時(shí)連接PMOS晶體管P1'的漏極、NMOS晶體管N6'的漏極和反相器I1'的輸入端，并形成公共節(jié)點(diǎn)nb3；反相器I1'的輸出端輸出信號(hào)y；PMOS晶體管P1'的源極連接PMOS晶體管P2'漏極，PMOS晶體管P2'的源極連接電源V_DD；NMOS晶體管N3'的源極和NMOS晶體管N4'的源極公共端連接輸入信號(hào)NMOS晶體管N3'的漏極同時(shí)連接NMOS晶體管N4'的漏極、PMOS晶體管P5'的漏極和NMOS晶體管N6'的源極，并形成公共節(jié)點(diǎn)nb2；PMOS晶體管P5'的源極連接PMOS晶體管P6'的漏極，PMOS晶體管P6'的源極連接電源V_DD；