[發明專利]一種同或?異或雙軌預充電邏輯單元

有效

• 申請號: 201410470485.0
• 申請日: 2014-09-16
• 公開（公告）號: CN104333362B
• 公開（公告）日: 2017-07-04
• 發明（設計）人: 王晨旭;韓良;羅敏;李杰;陳立章;宋晨晨;逄曉;趙雷鵬
• 申請（專利權）人: 哈爾濱工業大學（威海）
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 威海科星專利事務所37202
• 代理人: 王元生

1.一種同或 - 異或雙軌預充電邏輯單元，其特征在于 ：其由單軌同或邏輯電路部分和單軌異或邏輯電路部分組成 ；

所述單軌異或邏輯電路部分，由 NMOS 管 N1、NMOS 管 N2、NMOS 管 N3、NMOS 管 N4 和 PMOS管 P1、 PMOS 管 P2、 PMOS 管 P3、 PMOS 管 P4 以及反相器 I1 組成 ；其中 NMOS 管 N1 源極接輸入信號 a， 柵極接輸入信號 b ；NMOS 管 N2 源極接輸入信號，柵極接輸入信號；同時 NMOS 管 N1 和 NMOS 管 N2 的漏極短接 ；PMOS 管 P1 與 PMOS 管 P2 串聯，其中 PMOS 管 P1 的源極接電源V DD，柵極接輸入信號b，漏極與 PMOS 管 P2 的源極短接，PMOS 管 P2 的柵極接輸入信號 ，漏極與 NMOS 管 N1 和 NMOS管 N2 的漏極短接 ； NMOS 管 N3 柵極接輸入信號 ，NMOS 管 N4 柵極接輸入信號a ；NMOS 管 N3 和 NMOS 管 N4的源極短接，并與 NMOS 管 N1 和 NMOS 管 N2 的漏極短接 ；NMOS 管 N3 和 NMOS 管 N4 的漏極短接 ；

PMOS 管 P3 與 PMOS 管 P4 串聯，其中 PMOS 管 P3 的源極接電源V DD，柵極接輸入信號，

漏極與 PMOS 管 P4 的源極短接，PMOS 管 P4 的柵極接輸入信號 a ，漏極與 NMOS 管 N3 和 NMOS管 N4 的漏極短接 ； NMOS 管 N3 和 NMOS 管 N4 的漏極輸入到反相器 I1，反相器 I1 的輸出端即為輸出信號y (XOR) ；

所述單軌同或邏輯電路部分，由 NMOS 管 N1’ 、NMOS 管 N2’ 、NMOS 管 N3’ 、NMOS 管 N4’和PMOS 管 P1’ 、 PMOS 管 P2’ 、 PMOS 管 P3’ 、 PMOS 管 P4’以及反相器 I1’組成 ；

其中 NMOS 管 N1’源極接輸入信號 ，柵極接輸入信號b ；NMOS 管 N2’源極接輸入信號a，柵極接輸入信號 ；同時 NMOS 管 N1’和 NMOS 管 N2’的漏極短接 ； PMOS 管 P1’與 PMOS 管 P2’串聯，其中 PMOS 管 P1’的源極接電源V DD，柵極接輸入信號b，漏極與 PMOS 管 P2’ 的源極短接，PMOS 管 P2’ 的柵極接輸入信號，漏極與 NMOS 管 N1’ 和NMOS 管 N2’的漏極短接 ；

NMOS 管 N3’ 柵極接輸入信號 ，NMOS 管 N4’ 柵極接輸入信號a ；NMOS 管 N3’ 和 NMOS 管N4’的源極短接，并與 NMOS 管 N1’和 NMOS 管 N2’的漏極短接 ；NMOS 管 N3’和 NMOS 管 N4’的漏極短接 ；

PMOS 管 P3’與 PMOS 管 P4’串聯，其中 PMOS 管 P3’的源極接電源V DD，柵極接輸入信號，漏極與 PMOS 管 P4’ 的源極短接，PMOS 管 P4’ 的柵極接輸入信號a ，漏極與 NMOS 管 N3’ 和NMOS 管 N4’的漏極短接 ；

NMOS 管 N3’ 和 NMOS 管 N4’ 的漏極輸入到反相器 I1’ ，反相器 I1’ 的輸出端即為輸出信號(XNOR)。