[發明專利]一種立體集成電感結構的制備方法

有效

• 申請號: 201410470308.2
• 申請日: 2014-09-15
• 公開（公告）號: CN104241188B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 梅紹寧;鞠韶復;朱繼鋒
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/71
• 分類號: H01L21/71
• 代理公司: 上海申新律師事務所31272
• 代理人: 吳俊

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種立體集成電感結構的制備方法。

背景技術

隨著科學技術的進步以及社會信息化程度的提高，計算機、通訊等越來越多的技術領域均采用射頻技術，促進了射頻技術(RFIC)的高速發展，對于高頻率、小功耗、低失真的射頻技術的要求，使得電感線圈成為必要，電感線圈是由導線繞制在導線框架上，導線彼此相互絕緣，而繞制可以是空心的也可以是包含鐵芯，簡稱電感，電感主要用于對交流信號進行隔離、濾波或者與電容、電阻組成諧振回路。而評價電感性能最重要的指標為品質因數Q(quality)，品質因數Q表示為一個儲能器件(如電感線圈、電容等)、諧振電路中所儲能量同每周期損耗能量之比，因此提高電感的品質因數Q可以提高集成電感的性能指標。

現有技術中大多數采用平面結構的集成電感，由于這種集成電感制作于襯底平行的平面上，在高頻條件下，襯底中會形成渦旋電流(Eddy?Current)，渦旋電流的方向與電感線圈中的電流方向相反，這必然會導致電感線圈的磁通量減少，額外的能量損失較大并使得整個電感的Q值下降。另外現有技術中，集成電感由于集成電路的制程與材料的限制，很難同時達到高電感值和高品質因數Q值。

現有技術中以減少襯底的損耗入手來解決襯底中渦旋電流的問題，但是采用的均是平面結構的集成電感，受到平面電感工作原理的限制無法從根本上解決問題，無法提高電感磁通量以增加電感值的同時降低渦旋電流并提高品質因數Q值，因此發明一種高性能的集成電感器件成為半導體制造技術領域的一個難題。

發明內容

鑒于上述問題，本發明提供一種立體集成電感結構的制備方法，以解決無法提高電感磁通量以增加電感值的同時降低渦旋電流并提高品質因數Q值的缺陷。

本發明解決上述技術問題所采用的技術方案為：

一種立體集成電感結構的制備方法，其中，所述方法包括：

步驟S1、提供一半導體襯底，并于所述半導體襯底之上依次制備第一絕緣層和底層金屬薄膜，并去除部分所述底層金屬薄膜，以于所述第一絕緣層之上形成若干平行排列的底部金屬導線；

步驟S2、制備第二絕緣層覆蓋所述若干底部金屬導線及所述第一絕緣層暴露的表面，并刻蝕所述第二絕緣層，以于各所述底部金屬導線的長度延伸方向的兩端部區域之上均形成一第一通孔；

于所述第一通孔中填充第一金屬，以于所述底部金屬導線之上形成兩列第一金屬孔連線；

步驟S3、制備第三絕緣層覆蓋所述第一金屬孔連線和所述第二絕緣層的上表面，并刻蝕第三絕緣層，以于各所述第一金屬孔連線之上形成一第二通孔以及若干凹槽；

所述若干凹槽包括環繞設置所有第二通孔的一環形凹槽以及與各列第一金屬孔連線延伸方向平行的若干條狀凹槽；

于所述第二通孔和所述凹槽中填充第二金屬，以于各所述第一金屬孔連線之上均形成一第二金屬孔連線，以及若干磁芯；

步驟S4、制備第四絕緣層覆蓋所述第二金屬孔連線、所述磁芯和所述第三絕緣層的上表面，并刻蝕第四絕緣層，以于各所述第二金屬孔連線之上均形成一第三通孔；

于所述第三通孔中填充第三金屬，以于所述第三通孔中形成一第三金屬孔連線；

步驟S5、制備頂層金屬薄膜覆蓋所述第三金屬孔連線和所述第四絕緣層的上表面；刻蝕所述頂層金屬薄膜，以形成若干平行排列的頂部金屬導線；

其中，所述頂部金屬導線通過所述第三金屬孔連線、所述第二金屬孔連線和所述第一金屬孔連線將所述底部金屬導線首尾依次連接。

較佳的，上述的立體集成電感結構的制備方法，其中，步驟S5中，與所述底部金屬導線在垂直投影方向上構成一定夾角刻蝕所述頂層金屬薄膜以形成所述頂部金屬導線。

較佳的，上述的立體集成電感結構的制備方法，其中，所述第一金屬與所述第三金屬的材質均為金屬導體材質。

較佳的，上述的立體集成電感結構的制備方法，其中，所述金屬導體材質為鎢，鋁或銅。

較佳的，上述的立體集成電感結構的制備方法，其中，所述第二金屬的材質為鐵磁金屬材質。

較佳的，上述的立體集成電感結構的制備方法，其中，所述鐵磁金屬材質為鈷或鎳。

較佳的，上述的立體集成電感結構的制備方法，其中，所述底層金屬薄膜與所述頂層金屬薄膜的材質均為鋁金屬。

較佳的，上述的立體集成電感電容結構的制備方法，其中，步驟S2～S5中，任一填充金屬或者制備絕緣層工藝之后均需要進行化學機械拋光工藝。

上述技術方案具有如下優點或有益效果：