[發明專利]一種基于DSP/FPGA的無陀螺捷聯系統

在審

• 申請號: 201410470109.1
• 申請日: 2014-09-16
• 公開（公告）號: CN105444761A
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 李相武;王瑛;李忠喜
• 申請（專利權）人: 哈爾濱恒譽名翔科技有限公司
• 主分類號: G01C21/16
• 分類號: G01C21/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種導航系統，特別是一種基于DSP/FPGA的無陀螺捷聯系統。

背景技術

慣性導航系統一般可分為平臺式慣導系統和捷聯式慣導系統,區分依據是測量元件在載體上的安裝方式。在捷聯式慣性導航系統中，加速度計和陀螺儀直接固連于載體上,并且慣性元件的輸出量會直接被送到導航計算機中以進行實時的姿態解算。由此可見，導航計算機在捷聯式慣導系統起著平臺的作用。所謂的無陀螺捷聯慣導系統則是慣性元件只采用加速度計而不采用陀螺的捷聯慣導系統。

目前,捷聯式慣導系統的重要性日益顯著,并且得到了較快的發展,在很多方面已經漸漸取代了平臺系統。其突出優點是高可靠性、低成本、長壽命、低功率、快速反應等,所以它特別適用于具有大角加速度、大角速度動態范圍的慣性導航系統。

如上所述，無陀螺捷聯慣性導航系統有很多優點，但也有不足，其不足之處就是計算量比較大，因此對導航鍵計算機提出了更高的要求。然而，近些年來，隨著計算機技術的不斷發展，使得無陀螺捷聯慣性導航系統進入實際應用成為了可能。有陀螺的捷聯慣導的運算本身就很復雜,而在無陀螺捷聯慣導中，需要依據載體非質心處的比力求得載體質心的比力和繞質心轉動的角加速度,由此解算出載體質心的線加速度和載體繞質心的角速度，在有陀螺的捷聯慣導系統中,通過安裝在質心處的三個加速度計和三個陀螺可以直接得到質心處的比力和繞質心的角速度，因此，無陀螺捷聯慣導系統的運算量相對于有陀螺的捷聯慣導系統要大得多，如果要達到慣性導航實時性的要求，需要相應的導航計算機提高運算速度，而Intel系列處理器很明顯不能滿足慣導系統高實時性、高精度的要求，為使無陀螺捷聯慣導能應用到實際工程上,需要尋求更加強大的處理器。

發明內容

本發明提供了一種基于DSP/FPGA的無陀螺捷聯系統，解決了無陀螺捷聯慣導能應用過程中運算速度精度不足的問題。

本發明的目的是這樣實現的：一種基于DSP/FPGA的無陀螺捷聯系統主要由上位機、FPGA處理模塊、DSP處理模塊、下載模塊、電源模塊組成，本發明采用FPGA來完成MEMS加速度信號的采集，由DSP完成相關濾波和導航解算，本發明采用的6個MEMS加速度計的型號相同，均為ADI的ADXL362，本發明中DSP主要用于導航解算，要求DSP具有較強的運算能力，選用高性能浮點微控制器TMS320C28346，本發明中FPGA的主要用途是粘合DSP與MEMS和上位機之間的通信，包括與ADXL362之間的SPI通信、與上位機之間的UART通信以及與TMS320C28346XINTF接口的通信，并完成加速度信息的預處理，考慮到可能會采用SOPC技術以及系統的實現成本，選用了EP3C25Q240C8芯片。

載體姿態角的解算通過求解四元數的微分方程來實現，由解算得到的角速度，將其轉化到地理坐標系下，利用四階龍格庫塔法求解得到四元數，進而得到載體的姿態陣，最后解算得到載體的姿態，具體步驟是：（1）給定系統的初值；（2）根據實驗得到MEMS加速度計數據信息，通過對加速度計比力信息的解算得到載體角速度，在對加速度計的誤差進行補償后，將解算得到的三軸角速度轉化到地理坐標系下；（3）利用四元數法，通過解算四元數的微分方程并對四元數進行歸一化，通過不斷更新四元數來達到捷聯矩陣的實時更新；（4）根據捷聯矩陣的各個元素求出俯仰角、傾斜角和航向角，完成導航的目的。

本發明的優點和效果：

（1）本發明利用DSP的高速處理速度克服了以CPU作為核心處理器的無陀螺捷聯慣導系統,通常需要很多外部設備,造成比較大的體積和重量,同時也造成資源浪費和高成本，并且處理速度比較慢的缺點，采用DSP芯片作為核心處理器設計系統,不僅減小了體積和重量,而且提高運算速度和精度并降低成本。

（2）DSP/FPGA作為硬件平臺的無陀螺捷聯式慣導系統具有體積小、精度高、功耗小、速度快、成本低、可靠性高等優點,能夠滿足系統對精度和實時性的要求。

附圖說明

圖1為系統總體框圖；

圖2為載體姿態解算流程圖。

具體實施方式

下面結合附圖舉例對本發明做更詳細地描述：

實施例1