[發(fā)明專利]半導(dǎo)體裝置及其制造方法有效
| 申請?zhí)枺?/td> | 201410467127.4 | 申請日: | 2014-09-12 |
| 公開(公告)號: | CN105470210B | 公開(公告)日: | 2018-04-10 |
| 發(fā)明(設(shè)計)人: | 楊儒興;魏安祺 | 申請(專利權(quán))人: | 旺宏電子股份有限公司 |
| 主分類號: | H01L23/16 | 分類號: | H01L23/16;H01L21/762 |
| 代理公司: | 中科專利商標(biāo)代理有限責(zé)任公司11021 | 代理人: | 任巖 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 裝置 及其 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體制造方法,特別是涉及一種用在形成高深寬比溝槽結(jié)構(gòu)的蝕刻技術(shù)。
背景技術(shù)
隨著集成電路裝置尺寸變得更小,到了臨界尺寸(critical dimension)小于50納米,使用濕式剝除(wet strip)工藝制造高深寬比的溝槽會導(dǎo)致溝槽界線的扭曲變形,例如彎曲,甚至在某種不常發(fā)生的情況下到了瓦解(collapse)的程度。蝕刻后的調(diào)查證實(shí)了在現(xiàn)有技術(shù)的制造方案中,這類的彎曲典型地不是發(fā)生在濕式剝除工藝之前,而是發(fā)生在濕式剝除工藝的時候。此觀察結(jié)果傾向于證實(shí)彎曲是由濕式剝除工藝過程中發(fā)生在溝槽側(cè)壁的毛細(xì)力所導(dǎo)致。然而,由于濕式剝除例如在高分子殘余物的移除上提供了有效的工具,將濕式剝除從工藝中除去并不是能實(shí)行或具有吸引力的對于彎曲/瓦解問題的解決方案。
高深寬比的溝槽也可能有彎成弧狀(bowing)的傾向,產(chǎn)生當(dāng)溝槽填入材料時可能發(fā)生問題的輪廓。多晶硅是廣泛用于填入溝槽的材料。彎成弧狀可能導(dǎo)致例如孔洞在填充過程中形成,其自然會實(shí)質(zhì)上不利地影響對于給定的集成電路的處理,從而降低產(chǎn)量和增加制造成本。
因此,在現(xiàn)有技術(shù)中存在著對于制造無瓦解的溝槽的方法的需求。進(jìn)一步的需求存在于避免在溝槽輪廓中形成彎成弧狀。
發(fā)明內(nèi)容
本發(fā)明的目的在于,提供一種新的半導(dǎo)體裝置及其制造方法,所要解決的技術(shù)問題是使其借由形成分離溝槽并有助于溝槽填充的筆狀位線輪廓,可以提供避免高深寬比的溝槽瓦解。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置的制造方法,其包括以下步驟:提供一半導(dǎo)體堆疊,該半導(dǎo)體堆疊具有一硬掩膜層設(shè)置在多個交替的氧化物/多晶硅層、一氮化硅層和一個或多個介電層之上。進(jìn)行氧化物/多晶硅蝕刻,在氧化物/多晶硅層中形成多個高深寬比的溝槽,接著削減(trim)硬掩膜層,以暴露出氮化硅層的多個部分。進(jìn)行臨界尺寸(critical dimension)削減處理,借此由等離子體蝕刻氮化硅層暴露出的部分。進(jìn)行一次或多次剝除(strip)處理以移除硬掩膜材料,從而在氧化物/多晶硅層中形成筆狀位線輪廓,借此防止或避免(例如實(shí)質(zhì)上避免)高深寬比的溝槽的瓦解并促進(jìn)該些高深寬比的溝槽的填充。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體裝置的制造方法,其中氧化物/多晶硅蝕刻的進(jìn)行傾向移除覆蓋該些氧化物/多晶硅層的一介電層中的材料,且氧化物/多晶硅蝕刻下削(undercutting)介電層。
前述的半導(dǎo)體裝置的制造方法,其包括形成一上氧化物層于氮化硅層之下,臨界尺寸削減處理是用以在上氧化物層形成錐狀部分和在氮化硅層形成錐狀和/或圓弧的形狀。
前述的半導(dǎo)體裝置的制造方法,其中該一次或多次剝除處理的進(jìn)行包括進(jìn)行干式剝除和濕式剝除之一或多個;該氧化物/多晶硅蝕刻的進(jìn)行包括以包含NF3/CH2F2/N2的等離子體蝕刻;該硬掩膜層的削減包括用為零的偏壓功率以CF4/O2蝕刻;該臨界尺寸削減處理的進(jìn)行包括用高的偏壓功率以C4F8/O2/Ar蝕刻;該硬掩膜層的提供包括提供一非晶碳層;且該一次或多次剝除處理的進(jìn)行在該些氧化物/多晶硅層中形成多個筆狀位線輪廓。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置的制造方法,用以在一半導(dǎo)體堆疊中形成無瓦解的多個高深寬比溝槽,該方法包括以下步驟:在一基板之上的一介電層上形成多個氧化物和/或多晶硅的層,且一氧化物層覆蓋該些多晶硅和氧化物的層;在該氧化物層上沉積一氮化硅層;在該氮化硅層上設(shè)置多個材料層,該些材料層包括一非晶碳層;進(jìn)行蝕刻以移除該非晶碳層的一部分、該氧化物層的一部分、該氮化硅層的一部分和該些氧化物和/或多晶硅的層的多個部分,從而在該半導(dǎo)體堆疊中定義多個溝槽的布局;以及在該些溝槽之間形成一個或多個筆狀結(jié)構(gòu),該筆狀結(jié)構(gòu)包括錐狀的一氧化物層和圓弧錐狀的一氮化硅層,該筆狀結(jié)構(gòu)用以避免該些溝槽的瓦解和促進(jìn)該些溝槽的填充。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于旺宏電子股份有限公司,未經(jīng)旺宏電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410467127.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





