[發明專利]制造溝槽型功率器件的方法

在審

• 申請號: 201410465853.2
• 申請日: 2014-09-12
• 公開（公告）號: CN105470138A
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 沈思杰
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種制造溝槽型功率器件的方法。

背景技術

溝槽型金屬氧化物半導體晶體管(trenchMOS)作為一種新型垂直結構器件，是在VDMOS(垂直雙擴散金屬-氧化物半導體場效應晶體管)的基礎上發展起來的，兩者均屬于高元胞密度器件。但該結構與前者相比有許多性能優點：如更低的導通電阻、低柵漏電荷密度，從而有低的導通和開關損耗及快的開關速度。同時由于溝槽型金屬氧化物半導體的溝道是垂直的，故可進一步提高其溝道密度，減小芯片尺寸。

溝槽型功率器件是一種具體的溝槽型金屬氧化物半導體晶體管。然而，當前常規的制造溝槽型功率器件的方法至少多次光刻，從而需要消耗多層光刻膠，并執行多次對光刻膠的光刻處理，這顯然是很耗費成本和時間的。

此外，為了防止保護環硅表面的硼隔離，接觸孔在進行(例如N+)重摻雜注入之前需要已經被填滿。而且，N+重摻雜注入需要從接觸孔的地方橫向擴散到溝道的區域，這樣才能降低導通電阻。因此需要打磷(Ph)，因為Ph比起傳統的As更容易擴散。但是這也會加劇垂直方向的擴散，垂直擴散太多會導致BVDSS擊穿電壓降低，進而容易導致器件失效。

因此，希望能夠提供一種利用更少光刻次數實現具有高擊穿電壓的溝槽型功率器件的制造的方法。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠利用更少光刻次數實現具有高擊穿電壓的溝槽型功率器件的制造的方法。

為了實現上述技術目的，根據本發明，提供了一種制造溝槽型功率器件的方法，包括：

第一步驟：在襯底執行阱區注入，隨后在阱區上形成硬掩模的圖案，并且在硬掩模圖案兩側形成側墻，此后利用形成有側墻的硬掩模圖案作為掩模執行刻蝕從而在襯底中形成器件區凹槽和端區凹槽；然后沉積多晶硅材料，從而在器件區凹槽中填充多晶硅材料，并且在端區凹槽的側壁上形成保護環；

第二步驟：去除側墻，并且利用去除了側墻的硬掩模圖案作為掩模執行離子注入，從而在器件區凹槽的兩側以及端區凹槽的一側形成重摻雜區；

第三步驟：在第二步驟之后得到的結構上沉積氧化物層，并對氧化物層進行刻蝕從而使得器件區凹槽中的需要在表面形成接觸孔的第一凹槽上形成被器件區氧化物打開的開口，而在不需要在表面形成接觸孔的第二凹槽上不形成被器件區氧化物打開的開口；

第四步驟：去除硬掩模圖案，從而在器件區氧化物中形成由于硬掩模圖案的去除而形成的接觸區凹槽。

優選地，所述的制造溝槽型功率器件的方法還包括第五步驟，用于在開口和接觸區凹槽中填充金屬從而形成導電的接觸孔。

優選地，所述硬掩模的材料是氮化硅。

優選地，所述襯底是硅襯底。

優選地，在第三步驟之后，保護環被端區氧化物覆蓋。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1至圖4示意性地示出了根據本發明優選實施例的制造溝槽型功率器件的方法的各個步驟。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

圖1至圖4示意性地示出了根據本發明優選實施例的制造溝槽型功率器件的方法的各個步驟。

具體地說，如圖1至圖4所示，根據本發明優選實施例的制造溝槽型功率器件的方法包括：

第一步驟：首先在襯底10(例如硅襯底)執行阱區11注入，隨后在阱區11上形成硬掩模的圖案20(優選地，所述硬掩模的材料是氮化硅)，并且在硬掩模圖案20兩側形成側墻30，此后利用形成有側墻30的硬掩模圖案20作為掩模執行刻蝕從而在襯底中形成器件區凹槽40和端區凹槽(如圖1的最右側所述)；然后沉積多晶硅材料，從而在器件區凹槽40中填充多晶硅材料，并且在端區凹槽的側壁上形成保護環50。第一步驟之后得到的結構如圖1所示。

第二步驟：去除側墻30，并且利用去除了側墻30的硬掩模圖案20作為掩模執行離子注入，從而在器件區凹槽40的兩側以及端區凹槽的一側形成重摻雜區60；第二步驟之后得到的結構如圖2所示。