[發明專利]讀出放大器

有效

• 申請號: 201410465842.4
• 申請日: 2014-09-12
• 公開（公告）號: CN105469818B
• 公開（公告）日: 2018-01-26
• 發明（設計）人: 馮楚華;楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

技術領域

本發明涉及一種讀出放大器，特別是涉及一種可減少功耗的讀出放大器。

背景技術

圖1為現有技術中一種讀出放大器的電路結構圖。如圖1所示，NMOS管NM0－2、PMOS管PM0－PM1組成第一級比較器，NMOS管NM1和NM2組成第一級比較器的差分放大電路，PMOS管PM0和PM1為第一級比較器的差分放大電路的有源負載，NMOS管NM0是第一級比較器的電流偏置電路；NMOS管NM3、PMOS管PM2組成第二級比較器，PMOS管PM2為第二級比較器的放大電路，NMOS管NM3是第二級比較器的電流偏置電路。

NMOS管NM0和NM3的源極均接地，其柵極均接電源電壓VDD，NMOS管NM0的漏極接NMOS管NM1－2的源極形成節點C，NMOS管NM1柵極接參考電壓VREF，NMOS管NM2柵極E為讀出放大器的輸入，一般接位線BL(未示出)，NMOS管NM1漏極與PMOS管PM0的漏極、柵極以及PMOS管PM1的柵極相接組成節點B，NMOS管NM2漏極與PMOS管PM1的漏極和PM2的柵極相接組成節點A，PMOS管PM0、PM1的源極相接電源電壓VDD；PMOS管PM2的源極接電源電壓VDD，其漏極和NMOS管NM3的漏極相接組成輸出節點OUT。

由于兩級比較器的電流偏置電路的柵極直接接電源電壓VDD，則其輸出電流直接和電源電壓正相關，同時由于工藝參數的變化，MOS管的閾值電壓有較大差別，這進一步導致電流源的輸出電流差異增大，在0.18um IBG工藝下，VDD范圍是1.8V±0.25V，即1.55～2.05V，再計入工藝角影響，讀出電路電流比達到近5倍，難以取得良好的產品性能和一致性。

發明內容

為克服上述現有技術存在的不足，本發明之一目的在于提供一種讀出放大器，其通過將讀出放大器的比較器的電流偏置電路的管子柵極固定在一個跟閾值電壓相關、跟電源電壓弱相關的電位上，減少了讀出放大器在電源電壓和工藝變化下的功耗。

為達上述及其它目的，本發明提出一種讀出放大器，包括第一級比較器、第二級比較器，該讀出放大器還包括一電源弱相關偏置電壓產生電路，該電源弱相關偏置電壓產生電路分別連接該第一級比較器與該第二級比較器的電流偏置電路，以產生一與閾值電壓相關而與電源電壓弱相關的偏置電壓給該第一級比較器與該第二級比較器的電流偏置電路。

進一步地，該電源弱相關偏置電壓產生電路包括一源極跟隨器及一鉗位電路，該鉗位電路用于產生一與電源弱相關而與工藝相關的基準電壓，該源極跟隨器用于對該基準電壓進行微調并增加電路的帶負載能力。

進一步地，該鉗位電路包括第四PMOS管、第四NMOS管、第五NMOS管及第一電阻，該第四PMOS管源極與該第五NMOS管漏極接電源電壓，該第五NMOS管柵極與該第四PMOS管的漏極、該第四NMOS管的漏極相接形成第一節點，該第五NMOS管源極與該第四PMOS管柵極、該第四NMOS管柵極以及第一電阻相接形成第二節點，該第一電阻的另一端接地。

進一步地，該源極跟隨器包括第六NMOS管和第二電阻，該第六NMOS管漏極接電源電壓，柵極接該第一節點，源極與該第二電阻一端相接形成輸出節點，該第二電阻另一端接地。

進一步地，該輸出節點與該第一級比較器及該第二級比較器的電流偏置電路連接以提供一與閾值電壓相關而與電源電壓弱相關的偏置電壓。

進一步地，該第一級比較器與該第二級比較器的電流偏置電路為一NMOS管，該輸出節點連接該NMOS管柵極。

與現有技術相比，本發明一種讀出放大器通過利用電源弱相關偏置電壓產生電路提供一與閾值電壓相關而與電源電壓弱相關的偏置電壓給第一比較器與第二比較器的電流偏置電路，使得兩個比較器的電流偏置電路的管子柵極固定在一個跟閾值電壓相關、跟電源電壓弱相關的電位上，減少了讀出放大器在電源電壓和工藝變化下的功耗。

附圖說明

圖1為現有技術中一種讀出放大器的電路結構圖；

圖2為本發明一種讀出放大器的電路結構示意圖；

圖3為本發明較佳實施例中電源弱相關偏置電壓產生電路22的電路示意圖；

圖4為單級源跟隨器的電路和其小信號圖。

具體實施方式