[發明專利]改善連續時間Δ∑調制器的穩定性的系統與方法有效
| 申請號: | 201410464741.5 | 申請日: | 2014-09-12 |
| 公開(公告)號: | CN104579345B | 公開(公告)日: | 2018-06-01 |
| 發明(設計)人: | 李棹;D·阿爾德雷德 | 申請(專利權)人: | 亞德諾半導體集團 |
| 主分類號: | H03M1/12 | 分類號: | H03M1/12 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 郭思宇 |
| 地址: | 百慕大群島(*** | 國省代碼: | 百慕大群島;BM |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 校準 調制器 模擬數字轉換器 時鐘延遲 直接反饋 矯正 降級 中斷 | ||
1.一種校準系統,包括:
連續時間Δ∑模擬數字轉換器,接收模擬輸入并將模擬輸入轉換成數字數據;
數據監視器,分析所述數字數據以產生輸出;以及
校準邏輯,配置以至少根據所述數據監視器的所述輸出調整所述模擬數字轉換器的穩定性參數,其中所述穩定性參數至少包括所述模擬數字轉換器的直接反饋系數與所述模擬數字轉換器的快閃數字模擬轉換器時間系數之一。
2.如權利要求1所述校準系統,其中所述校準邏輯通過改變偏置電流、元件值與參考電壓至少其中之一,調整所述穩定性參數。
3.如權利要求1所述校準系統,其中所述數據監視器被實現為數字功率表,并且數據監視器計算所述數字數據的值的平方和,計算所述數字數據的值的絕對值的和,或者子采樣所述數字數據的值。
4.如權利要求1所述校準系統,其中所述校準邏輯被實現在嵌入式可編程微處理器上,使用應用專用集成電路與所述模擬數字轉換器被實現在片上,或者以包括軟件的系統被實現在片外。
5.如權利要求1所述校準系統,其中校準邏輯實現在兩個范圍間的線性搜索或者實現爬山算法以選擇導致所述模擬數字轉換器產生最小均方根功率的所述模擬數字轉換器的穩定性代碼。
6.如權利要求1所述校準系統,其中所述校準邏輯實現用以選擇導致所述模擬數字轉換器產生最小均方根功率的所述模擬數字轉換器的穩定性代碼的算法,所述算法是模擬退火算法、遺傳算法或隨機搜索之一。
7.一種由校準系統實現的方法,所述方法包括:
使用連續時間Δ∑模擬數字轉換器,將模擬輸入轉換成數字數據;
使用數據監視器分析所述數字數據產生輸出;并且
使用校準邏輯,至少根據所述數據監視器的所述輸出調整所述模擬數字轉換器的穩定性參數,其中所述穩定性參數至少包括所述模擬數字轉換器的直接反饋系數與所述模擬數字轉換器的快閃數字模擬轉換器時間系數之一。
8.如權利要求7所述方法,其中所述調整通過至少改變偏置電流、元件值與參考電壓之一調整所述穩定性參數。
9.如權利要求7所述方法,其中所述數據監視器被實現為數字功率表,并且所述分析計算所述數字數據的值的平方和,計算所述數字數據的值的絕對值的和,或者子采樣所述數字數據的值。
10.如權利要求7所述方法,其中所述校準邏輯被實現在嵌入式可編程微處理器上,使用應用專用集成電路與所述模擬數字轉換器被實現在片上,或者以包括軟件的系統實現在片外。
11.如權利要求7所述方法,還包括:
在兩個范圍間實現線性搜索或者實現爬山算法以選擇導致所述模擬數字轉換器產生最小均方根功率的所述模擬數字轉換器的穩定性代碼。
12.如權利要求7所述方法,還包括:
實現用以選擇導致所述模擬數字轉換器產生最小均方根功率的所述模擬數字轉換器的穩定性代碼的算法,所述算法是模擬退火算法、遺傳算法或者隨機搜索之一。
13.一種校準設備,所述校準設備包括:
從數據監視器接收輸出的裝置;以及
至少根據所述數據監視器的所述輸出來調整連續時間Δ∑模擬數字轉換器的穩定性參數的裝置,其中所述模擬數字轉換器將模擬輸入轉換成數字數據,并且其中所述穩定性參數至少包括所述模擬數字轉換器的直接反饋系數與所述模擬數字轉換器的快閃數字模擬轉換器時間系數之一。
14.如權利要求13所述校準設備,其中用于調整的裝置通過至少改變偏置電流、元件值與參考電壓之一調整所述穩定性參數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于亞德諾半導體集團,未經亞德諾半導體集團許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410464741.5/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:模數轉換器
- 下一篇:一種SRAM型FPGA的可靠性優化方法





