[發明專利]帶隙基準電路

有效

• 申請號: 201410461321.1
• 申請日: 2014-09-11
• 公開（公告）號: CN104516395A
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 周寧
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F3/28
• 分類號: G05F3/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種帶隙基準電路,其特征在于,包括：啟動電路、運放和主體電路；

所述主體電路包括第一雙極型晶體管和第二雙極型晶體管，所述第一雙極型晶體管和所述第二雙極型晶體管的類型相同且所述第二雙極型晶體管的發射極面積大于所述第一雙極型晶體管的發射極面積，所述主體電路利用第一雙極型晶體管的基射電壓的負溫度系數和所述第一雙極型晶體管和所述第二雙極型晶體管的基射電壓差的正溫度系數的正負抵消實現基準電壓的輸出；

所述運放的偏置電流為所述主體電路的工作電流的鏡像電流，所述運放的輸出端連接所述主體電路的PMOS電流鏡組的柵極，所述運放的第一輸入端連接所述第一雙極型晶體管、所述運放的第二輸入端通過第一電阻連接所述第二雙極型晶體管；

所述啟動電路包括一脈沖產生電路，所述脈沖產生電路的第一輸入端連接使能信號，所述脈沖產生電路的第二輸入端連接所述運放的輸出端，所述脈沖產生電路的輸出端連接到所述運放；

所述脈沖產生電路在所述使能信號使能且所述第二輸入端為高電平時在輸出端輸出一高電平脈沖信號，所述脈沖產生電路輸出的高電平脈沖信號輸入到所述運放并將所述運放的輸出信號拉到地電位；所述脈沖產生電路在所述使能信號使能且所述第二輸入端為低電平時在輸出端輸出一低電平信號，所述脈沖產生電路輸出的低電平信號不作用于所述運放的輸出端；所述脈沖產生電路在所述使能信號不使能時停止工作；

帶隙基準電路啟動時所述使能信號使所述脈沖產生電路使能，所述主體電路的所述PMOS電流鏡的柵極的高電平使所述脈沖產生電路輸出一高電平脈沖信號，該電平脈沖信號使所述運放的輸出信號拉到地電位并使所述主體電路的所述PMOS電流鏡導通，所述主體電路的所述PMOS電流鏡導通后將工作電流鏡像到所述運放的偏置電路并為所述運放提供偏置電流，所述運放在所述偏置電流下產生穩定低電平輸出，該低電平輸出使所述脈沖產生電路輸出低電平信號從而不作用于所述運放的輸出端。

2.如權利要求1所述的帶隙基準電路,其特征在于：所述主體電路的PMOS電流鏡組包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的柵極都連接在一起、源極都接電源電壓，所述第一PMOS管的漏極和所述第一雙極型晶體管連接并為所述第一雙極型晶體管提供工作電流，所述第二PMOS管的漏極通過所述第一電阻和所述第二雙極型晶體管連接并為所述第二雙極型晶體管提供工作電流；所述第三PMOS管為所述主體電路的輸出路徑提供鏡像電流。

3.如權利要求1或2所述的帶隙基準電路,其特征在于：所述運放的偏置電路包括第四PMOS管、第一NMOS管和第二NMOS管，所述第四PMOS管為所述主體電路的PMOS電流鏡組的鏡像路徑，所述第四PMOS管的柵極和所述主體電路的PMOS電流鏡組的柵極相連、所述第四PMOS管的源極接電源電壓，所述第四PMOS管的漏極連接所述第二NMOS管的漏極和柵極，所述第二NMOS管的源極接地；所述第一NMOS管的源極接地、所述第一NMOS管的柵極連接所述第二NMOS管的柵極，所述第一NMOS管的漏極為所述運放提供偏置電流。

4.如權利要求1或2所述的帶隙基準電路,其特征在于：所述第一雙極型晶體管和所述第二雙極型晶體管都為PNP三極管；

所述第一雙極型晶體管的基極和集電極接地、發射極連接所述運放的第一輸入端，第二電阻連接在所述第一雙極型晶體管的發射極和基極之間；

所述第二雙極型晶體管的基極和集電極接地，所述第二雙極型晶體管的發射極連接所述第一電阻的第一端，所述第一電阻的第二端連接所述運放的第二輸入端，所述第三電阻連接在所述第一電阻的第二端和地之間；

所述第二電阻和所述第三電阻大小相等。

5.如權利要求1或2所述的帶隙基準電路,其特征在于：所述第一雙極型晶體管和所述第二雙極型晶體管都為NPN三極管；

所述第一雙極型晶體管的發射極接地、基極和集電極都連接所述運放的第一輸入端，第二電阻連接在所述第一雙極型晶體管的發射極和基極之間；

所述第二雙極型晶體管的發射極接地，所述第二雙極型晶體管的基極和集電極都連接所述第一電阻的第一端，所述第一電阻的第二端連接所述運放的第二輸入端，所述第三電阻連接在所述第一電阻的第二端和地之間；

所述第二電阻和所述第三電阻大小相等。

6.如權利要求2所述的帶隙基準電路,其特征在于：所述主體電路的輸出路徑由所述第三PMOS管和第四電阻組成，所述第三PMOS管的漏極連接所述第四電阻的第一端，所述第四電阻的第二端接地，由所述第四電阻的第一端輸出所述基準電壓。