[發(fā)明專利]帶隙基準(zhǔn)電路

有效

• 申請?zhí)枺?/td>: 201410461321.1
• 申請日: 2014-09-11
• 公開（公告）號: CN104516395A
• 公開（公告）日: 2015-04-15
• 發(fā)明（設(shè)計(jì)）人: 周寧
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G05F3/28
• 分類號: G05F3/28
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造，特別是涉及一種帶隙基準(zhǔn)電路。

背景技術(shù)

在MCU設(shè)計(jì)中，線性穩(wěn)壓器(LDO)是必不可少的組成部分，而超低功耗MCU應(yīng)用，要求LDO的靜態(tài)功耗在睡眠模式下非常低，而降低功耗的方法就是在睡眠模式下把不用的電路關(guān)掉，同時要求工作的時候又能快速的喚醒到正常工作模式；而LDO設(shè)計(jì)中帶隙基準(zhǔn)電壓源(BGR)是其中重要組成部分，而LDO能快速由睡眠模式喚醒到正常工作模式，要求帶隙基準(zhǔn)源能快速啟動。

如圖1所示，是現(xiàn)有帶隙基準(zhǔn)電路圖；虛線匡101、102和103分別對應(yīng)于現(xiàn)有帶隙基準(zhǔn)電路的啟動電路部分、運(yùn)放部分和主體電路部分。啟動電路部分中包括了啟動電路101a和偏置產(chǎn)生電路101b。運(yùn)放部分中包括一運(yùn)放102a，運(yùn)放102a需要偏置產(chǎn)生電路101b提供偏置BIAS。主體電路部分采用電流模帶隙基準(zhǔn)電路，包括PNP三極管Q100和Q101，PNP三極管Q101的發(fā)射極面積大于PNP三極管Q100的發(fā)射極面積，PMOS管PM100、101和102組成主體電路的PMOS電流鏡組用于提供各支路的工作電流，PMOS管PM100的漏極連接PNP三極管Q100的發(fā)射極，PMOS管PM101的漏極通過第一電阻R101連接PNP三極管Q101的發(fā)射極，第二電阻R102連接在PNP三極管Q100的發(fā)射極和基極之間，第三電阻R103連接在PNP三極管Q101的基極和第一電阻R101的第二端之間，第四電阻R104連接在PMOS管PM102的漏極和地之間并輸出基準(zhǔn)電壓VREF。運(yùn)放102a的一個輸入端連接PNP三極管Q100的發(fā)射極、另一個輸入端連接第一電阻R101的第二端，運(yùn)放102a的輸出端連接PMOS電流鏡組的柵極。現(xiàn)有啟動電路101a需要利用外部的偏置產(chǎn)生電路101b來實(shí)現(xiàn)整個帶隙基準(zhǔn)電路的啟動，啟動時間較慢。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種帶隙基準(zhǔn)電路，能加快啟動速度。

為解決上述技術(shù)問題，本發(fā)明提供的帶隙基準(zhǔn)電路包括：啟動電路、運(yùn)放和主體電路。

所述主體電路包括第一雙極型晶體管和第二雙極型晶體管，所述第一雙極型晶體管和所述第二雙極型晶體管的類型相同且所述第二雙極型晶體管的發(fā)射極面積大于所述第一雙極型晶體管的發(fā)射極面積，所述主體電路利用第一雙極型晶體管的基射電壓的負(fù)溫度系數(shù)和所述第一雙極型晶體管和所述第二雙極型晶體管的基射電壓差的正溫度系數(shù)的正負(fù)抵消實(shí)現(xiàn)基準(zhǔn)電壓的輸出。

所述運(yùn)放的偏置電流為所述主體電路的工作電流的鏡像電流，所述運(yùn)放的輸出端連接所述主體電路的PMOS電流鏡組的柵極，所述運(yùn)放的第一輸入端連接所述第一雙極型晶體管、所述運(yùn)放的第二輸入端通過第一電阻連接所述第二雙極型晶體管。

所述啟動電路包括一脈沖產(chǎn)生電路，所述脈沖產(chǎn)生電路的第一輸入端連接使能信號，所述脈沖產(chǎn)生電路的第二輸入端連接所述運(yùn)放的輸出端，所述脈沖產(chǎn)生電路的輸出端連接到所述運(yùn)放。

所述脈沖產(chǎn)生電路在所述使能信號使能且所述第二輸入端為高電平時在輸出端輸出一高電平脈沖信號，所述脈沖產(chǎn)生電路輸出的高電平脈沖信號輸入到所述運(yùn)放并將所述運(yùn)放的輸出信號拉到地電位；所述脈沖產(chǎn)生電路在所述使能信號使能且所述第二輸入端為低電平時在輸出端輸出一低電平信號，所述脈沖產(chǎn)生電路輸出的低電平信號不作用于所述運(yùn)放的輸出端；所述脈沖產(chǎn)生電路在所述使能信號不使能時停止工作。

帶隙基準(zhǔn)電路啟動時所述使能信號使所述脈沖產(chǎn)生電路使能，所述主體電路的所述PMOS電流鏡的柵極的高電平使所述脈沖產(chǎn)生電路輸出一高電平脈沖信號，該電平脈沖信號使所述運(yùn)放的輸出信號拉到地電位并使所述主體電路的所述PMOS電流鏡導(dǎo)通，所述主體電路的所述PMOS電流鏡導(dǎo)通后將工作電流鏡像到所述運(yùn)放的偏置電路并為所述運(yùn)放提供偏置電流，所述運(yùn)放在所述偏置電流下產(chǎn)生穩(wěn)定低電平輸出，該低電平輸出使所述脈沖產(chǎn)生電路輸出低電平信號從而不作用于所述運(yùn)放的輸出端。

進(jìn)一步的改進(jìn)是，所述主體電路的PMOS電流鏡組包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的柵極都連接在一起、源極都接電源電壓，所述第一PMOS管的漏極和所述第一雙極型晶體管連接并為所述第一雙極型晶體管提供工作電流，所述第二PMOS管的漏極通過所述第一電阻和所述第二雙極型晶體管連接并為所述第二雙極型晶體管提供工作電流；所述第三PMOS管為所述主體電路的輸出路徑提供鏡像電流。