[發(fā)明專利]一種FinFET結(jié)構(gòu)及其制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 201410459571.1 | 申請(qǐng)日: | 2014-09-10 |
| 公開(公告)號(hào): | CN105405886B | 公開(公告)日: | 2018-09-07 |
| 發(fā)明(設(shè)計(jì))人: | 尹海洲;劉云飛;李睿 | 申請(qǐng)(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L29/78 | 分類號(hào): | H01L29/78;H01L29/10;H01L29/06;H01L21/336 |
| 代理公司: | 北京漢昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11370 | 代理人: | 朱海波 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 finfet 結(jié)構(gòu) 及其 制造 方法 | ||
本發(fā)明提供了一種FinFET結(jié)構(gòu)及其制造方法,包括:襯底結(jié)構(gòu),所述沉底結(jié)構(gòu)為SOI襯底;第一鰭片和第二鰭片,所述第一、第二鰭片位于所述襯底結(jié)構(gòu)上方,彼此平行;柵極疊層,覆蓋所述襯底結(jié)構(gòu)和部分第一、第二鰭片的側(cè)壁;源區(qū),位于所述第一鰭片未被柵極疊層所覆蓋的區(qū)域;漏區(qū),位于所述第二鰭片未被柵極疊層所覆蓋的區(qū)域;側(cè)墻,位于所述第一、第二鰭片兩側(cè),柵極疊層上方,用于隔離源區(qū)、漏區(qū)和柵極疊層;襯底結(jié)構(gòu)溝道區(qū),所述襯底結(jié)構(gòu)溝道區(qū)位于所述襯底結(jié)構(gòu)中靠近上表面的區(qū)域中。本發(fā)明在現(xiàn)有FinFET工藝的基礎(chǔ)上提出了一種新的器件結(jié)構(gòu),使器件的柵長不受footprint尺寸限制,有效地解決了短溝道效應(yīng)所帶來的問題。
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體器件制造方法,具體地,涉及一種FinFET制造方法。
技術(shù)背景
摩爾定律指出:集成電路上可容納的晶體管數(shù)目每隔18個(gè)月增加一倍,性能也同時(shí)提升一倍。目前,隨著集成電路工藝和技術(shù)的發(fā)展,先后出現(xiàn)了二極管、MOSFET、FinFET等器件,節(jié)點(diǎn)尺寸不斷減小。然而,2011年以來,硅晶體管已接近了原子等級(jí),達(dá)到了物理極限,由于這種物質(zhì)的自然屬性,除了短溝道效應(yīng)以外,器件的量子效應(yīng)也對(duì)器件的性能產(chǎn)生了很大的影響,硅晶體管的運(yùn)行速度和性能難有突破性發(fā)展。因此,如何在在無法減小特征尺寸的情況下,大幅度的提升硅晶體管的性能已成為當(dāng)前亟待解決的技術(shù)難點(diǎn)。
發(fā)明內(nèi)容
本發(fā)明提供了一種U型FinFET結(jié)構(gòu)及其制造方法,在現(xiàn)有FinFET工藝的基礎(chǔ)上提出了一種新的器件結(jié)構(gòu),使器件的柵長不受footprint尺寸限制,有效地解決了短溝道效應(yīng)所帶來的問題。具體的,該結(jié)構(gòu)包括:
襯底結(jié)構(gòu),所述襯底結(jié)構(gòu)為SOI襯底;
第一鰭片和第二鰭片,所述第一、第二鰭片位于所述襯底結(jié)構(gòu)上方,彼此平行;
柵極疊層,所述柵極疊層覆蓋所述襯底結(jié)構(gòu)和部分第一、第二鰭片的側(cè)壁;
源區(qū),所述源區(qū)位于所述第一鰭片未被柵極疊層所覆蓋的區(qū)域;
漏區(qū),所述漏區(qū)位于所述第二鰭片未被柵極疊層所覆蓋的區(qū)域;
側(cè)墻,所述側(cè)墻位于所述第一、第二鰭片兩側(cè),用于隔離源區(qū)、漏區(qū)和柵極疊層。
其中,所述第一、第二鰭片具有相同的高度、厚度和寬度。
其中,所述柵極疊層包括:界面層、高K介質(zhì)層、金屬柵功函數(shù)調(diào)節(jié)層以及多晶硅。
其中,所述柵極疊層的高度為所述第一、第二鰭片高度的1/2~3/4。
相應(yīng)的,本發(fā)明還提供了一種U型FinFET器件制造方法,包括:
a.提供襯底結(jié)構(gòu),所述襯底結(jié)構(gòu)為SOI襯底;
b.在所述襯底結(jié)構(gòu)上形成第一鰭片和第二鰭片;
c.在所述襯底結(jié)構(gòu)、所述第一鰭片和第二鰭片上方形成柵極疊層;
d.去除所述第一鰭片和第二鰭片上方和部分側(cè)壁的柵極疊層,露出的部分第一和第二鰭片形成源漏區(qū);
e.在未被所述柵極疊層覆蓋的第一鰭片和第二鰭片兩側(cè)形成側(cè)墻。
其中,所述柵極疊層包括:界面層、高K介質(zhì)層、金屬柵功函數(shù)調(diào)節(jié)層以及多晶硅。
其中,在步驟b中,形成所述第一鰭片和第二鰭片的方法為:
b1)在所述襯底結(jié)構(gòu)上依次形成溝道材料層和源漏材料層;
b2)對(duì)所述溝道材料層和源漏材料層進(jìn)行刻蝕,形成第一鰭片和第二鰭片。
其中,形成所述第一鰭片和第二鰭片的方法為各向異性刻蝕。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所,未經(jīng)中國科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410459571.1/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L29-00 專門適用于整流、放大、振蕩或切換,并具有至少一個(gè)電位躍變勢(shì)壘或表面勢(shì)壘的半導(dǎo)體器件;具有至少一個(gè)電位躍變勢(shì)壘或表面勢(shì)壘,例如PN結(jié)耗盡層或載流子集結(jié)層的電容器或電阻器;半導(dǎo)體本體或其電極的零部件
H01L29-02 .按其半導(dǎo)體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導(dǎo)體器件的類型區(qū)分的
H01L29-68 ..只能通過對(duì)一個(gè)不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進(jìn)行控制的
H01L29-82 ..通過施加于器件的磁場變化可控的
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 氫燃料制造系統(tǒng)、氫燃料制造方法以及氫燃料制造程序
- 單元控制系統(tǒng)、生產(chǎn)系統(tǒng)以及控制方法
- 制造裝置及制造方法以及制造系統(tǒng)
- 一種三相異步電動(dòng)機(jī)制造工藝方法
- 制造設(shè)備、制造裝置和制造方法
- 用于監(jiān)測(cè)光學(xué)鏡片制造過程的方法
- 產(chǎn)品的制造系統(tǒng)、惡意軟件檢測(cè)系統(tǒng)、產(chǎn)品的制造方法以及惡意軟件檢測(cè)方法
- 一種面向制造服務(wù)的制造能力評(píng)估方法
- 一種基于云制造資源的制造能力建模方法
- 制造設(shè)備系統(tǒng)、制造設(shè)備以及制造方法





