[發明專利]一種FinFET結構及其制造方法

有效

• 申請號: 201410459571.1
• 申請日: 2014-09-10
• 公開（公告）號: CN105405886B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 尹海洲;劉云飛;李睿
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L29/06;H01L21/336
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

1.一種U型FinFET器件結構，包括：

襯底結構，所述襯底結構為SOI襯底；

第一鰭片(210)和第二鰭片(220)，所述第一鰭片(210)和第二鰭片(220)位于所述襯底結構上方，彼此平行；

柵極疊層(300)，所述柵極疊層覆蓋所述襯底結構和部分第一鰭片(210)和第二鰭片(220)的側壁；

源區(410)，所述源區位于所述第一鰭片(210)未被柵極疊層所覆蓋的區域；

漏區(420)，所述漏區位于所述第二鰭片(220)未被柵極疊層所覆蓋的區域；

側墻(230)，所述側墻(230)位于所述第一鰭片(210)和第二鰭片(220)兩側，柵極疊層(300)上方，用于隔離源區、漏區和柵極疊層。

2.根據權利要求1所述的FinFET器件結構，其特征在于，所述第一鰭片(210)和第二鰭片(220)具有相同的高度、厚度和寬度。

3.根據權利要求1所述的FinFET器件結構，其特征在于，所述第一鰭片(210)和第二鰭片(220)之間的距離為5～50nm。

4.根據權利要求1所述的FinFET器件結構，其特征在于，所述柵極疊層(300)的高度為所述第一、第二鰭片(210、220)高度的1/2～3/4。

5.根據權利要求1所述的FinFET器件結構，其特征在于，所述柵極疊層(300)包括：界面層(310)、高K介質層(320)、金屬柵功函數調節層(330)以及多晶硅(340)。

6.一種U型FinFET器件制造方法，包括以下步驟：

a.提供襯底結構，所述襯底結構為SOI襯底；

b.在所述襯底結構上形成第一鰭片(210)和第二鰭片(220)；

c.在所述襯底結構、所述第一鰭片(210)和第二鰭片(220)上方形成柵極疊層；

d.去除所述第一鰭片(210)和第二鰭片(220)上部分側壁的柵極疊層，露出的部分第一和第二鰭片形成源漏區；

e.在未被所述柵極疊層覆蓋的第一鰭片(210)和第二鰭片(220)兩側形成側墻(230)。

7.根據權利要求6所述的制造方法，其特征在于，所述柵極疊層(300)包括：界面層(310)、高K介質層(320)、金屬柵功函數調節層(330)以及多晶硅(340)。

8.根據權利要求6所述的制造方法，其特征在于，在步驟b中，形成所述第一鰭片(210)和第二鰭片(220)的方法為：

b1)在所述襯底結構上依次形成溝道材料層(110)和源漏材料層(120)；

b2)對所述溝道材料層(110)和源漏材料層(120)進行刻蝕，形成第一鰭片(210)和第二鰭片(220)。

9.根據權利要求6所述的制造方法，其特征在于，形成所述第一鰭片(210)和第二鰭片(220)的方法為各向異性刻蝕。

10.根據權利要求6所述的制造方法，其特征在于，所述第一鰭片(210)和第二鰭片(220)具有相同的高度、厚度和寬度。

11.根據權利要求6所述的制造方法，其特征在于，所述第一鰭片(210)和第二鰭片(220)之間的距離為5～50nm。

12.根據權利要求6所述的制造方法，其特征在于，所述柵極疊層(300)的高度為所述第一、第二鰭片(210、220)高度的1/2～3/4。

13.根據權利要求6所述的制造方法，其特征在于，形成所述柵極疊層的方法為原子層淀積。

14.根據權利要求6所述的制造方法，其特征在于，去除部分柵極疊層的方法為各向異性選擇性刻蝕。