[發明專利]一種FinFET結構及其制造方法

有效

• 申請號: 201410459357.6
• 申請日: 2014-09-10
• 公開（公告）號: CN105470253B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 尹海洲;劉云飛;李睿
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L21/8234;H01L21/336
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

本發明提供了一種FinFET結構及其制造方法，包括：襯底；第一鰭片和第二鰭片，所述第一、第二鰭片位于所述襯底上方，彼此平行；柵極疊層，覆蓋所述襯底和部分第一、第二鰭片的側壁；源區，位于所述第一鰭片未被柵極疊層所覆蓋的區域；漏區，位于所述第二鰭片未被柵極疊層所覆蓋的區域；側墻，位于所述第一、第二鰭片兩側，柵極疊層上方，用于隔離源區、漏區和柵極疊層；襯底溝道區，所述襯底溝道區位于所述襯底中靠近上表面的區域中。本發明在現有FinFET工藝的基礎上提出了一種新的器件結構，使器件的柵長不受footprint尺寸限制，有效地解決了短溝道效應所帶來的問題。

技術領域

本發明涉及一種半導體器件制造方法，具體地，涉及一種FinFET制造方法。

技術背景

摩爾定律指出：集成電路上可容納的晶體管數目每隔18個月增加一倍，性能也同時提升一倍。目前，隨著集成電路工藝和技術的發展，先后出現了二極管、MOSFET、FinFET等器件，節點尺寸不斷減小。然而，2011 年以來，硅晶體管已接近了原子等級，達到了物理極限，由于這種物質的自然屬性，除了短溝道效應以外，器件的量子效應也對器件的性能產生了很大的影響，硅晶體管的運行速度和性能難有突破性發展。因此，如何在在無法減小特征尺寸的情況下，大幅度的提升硅晶體管的性能已成為當前亟待解決的技術難點。

發明內容

本發明提供了一種U型FinFET結構及其制造方法，在現有FinFET工藝的基礎上提出了一種新的器件結構，使器件的柵長不受footprint尺寸限制，有效地解決了短溝道效應所帶來的問題。具體的，該結構包括：

襯底；

第一鰭片和第二鰭片，所述第一、第二鰭片位于所述襯底上方，彼此平行；

柵極疊層，所述柵極疊層覆蓋所述襯底和部分第一、第二鰭片的側壁；

源區，所述源區位于所述第一鰭片未被柵極疊層所覆蓋的區域；

漏區，所述漏區位于所述第二鰭片未被柵極疊層所覆蓋的區域；

側墻，所述側墻位于所述第一、第二鰭片兩側，用于隔離源區、漏區和柵極疊層；

襯底溝道區，所述襯底溝道區位于所述襯底中靠近上表面的區域中。

其中，所述第一、第二鰭片具有相同的高度、厚度和寬度。

其中，所述襯底溝道區的摻雜類型和摻雜濃度與源漏區相同。

其中，所述柵極疊層的高度為所述第一、第二鰭片高度的1/2～3/4。

相應的，本發明還提供了一種U型FinFET器件制造方法，包括：

a.提供襯底(100)，在所述襯底表面形成溝道摻雜區(150)；

b.在所述襯底(100)上形成第一鰭片(210)和第二鰭片(220)；

c.在所述襯底(100)、所述第一鰭片(210)和第二鰭片(220)上方形成柵極疊層；

d.去除所述第一鰭片(210)和第二鰭片(220)上方的柵極疊層，形成源漏區；

e.在未被所述柵極疊層覆蓋的第一鰭片(210)和第二鰭片(220)兩側形成側墻(230)。

其中，所述襯底溝道區(150)的摻雜類型和摻雜濃度與源漏區相同。

其中，在步驟b中，形成所述第一鰭片(210)和第二鰭片(220)的方法為：

1)在所述襯底(100)上依次形成溝道材料層(110)和源漏材料層(120)；

2)對所述溝道材料層(110)和源漏材料層(120)進行刻蝕，形成第一鰭片(210)和第二鰭片(220)。