[發明專利]CMOS結構的制造方法

在審

• 申請號: 201410456374.4
• 申請日: 2014-09-09
• 公開（公告）號: CN104167391A
• 公開（公告）日: 2014-11-26
• 發明（設計）人: 游步東;呂政;黃賢國;彭川
• 申請（專利權）人: 矽力杰半導體技術(杭州)有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉鋒

1.一種制造CMOS結構的方法，包括：

在半導體襯底的第一區域上方形成第一柵疊層；

在半導體襯底的第二區域上方形成第二柵疊層；

以第一柵疊層和第二柵疊層作為硬掩模，注入第一類型的摻雜劑，形成第一類型的輕摻雜漏區；以及

采用第一掩模，以及以第二柵疊層作為硬掩模，注入第二類型的摻雜劑，形成第二類型的輕摻雜漏區，其中第一掩模遮擋第一區域并且暴露第二區域，

其中，在形成第二類型的輕摻雜漏區的步驟中，第二類型的摻雜劑相對于第一類型的摻雜劑過摻雜。

2.根據權利要求1所述的方法，其中第一柵疊層和第二柵疊層分別包括柵極導體和柵極電介質，并且柵極電介質位于柵極導體和半導體襯底之間。

3.根據權利要求2所述的方法，其中柵極導體由多晶硅組成。

4.根據權利要求3所述的方法，在形成第一柵疊層和第二柵疊層的步驟之后，還包括對第一柵疊層和第二柵疊層至少之一的柵極導體摻雜以改變其功函數。

5.根據權利要求1所述的方法，其中在形成第一柵疊層的步驟之前，還包括以下步驟至少之一：

在半導體襯底的第一區域注入第二類型的摻雜劑，形成第二類型的第一阱區；和

在半導體襯底的第二區域注入第一類型的摻雜劑，形成第一類型的第二阱區。

6.根據權利要求5所述的方法，其中根據閾值電壓的需要確定第一阱區和第二阱區至少之一的摻雜濃度。

7.根據權利要求1所述的方法，其中在形成第一柵疊層的步驟之前，還包括：

在半導體襯底中形成淺溝槽隔離，所述淺溝槽隔離限定用于第一類型的MOSFET的第一區域以及用于第二類型的MOSFET的第二區域。

8.根據權利要求1所述的方法，其中在形成第一柵疊層和第二柵疊層的步驟之后，以及在形成第一類型的輕摻雜漏區和第二類型的輕摻雜漏區的步驟之前，還包括在第一柵疊層和第二柵疊層的側壁上形成柵極側墻。

9.根據權利要求1所述的方法，其中在形成第一類型的輕摻雜漏區和第二類型的輕摻雜漏區的步驟之后，還包括在第一柵疊層和第二柵疊層的側壁上形成柵極側墻。

10.根據權利要求1所述的方法，其中在形成第一柵疊層和第二柵疊層的步驟之后，以及在形成第一類型的輕摻雜漏區之后和第二類型的輕摻雜漏區的步驟之前，還包括在第一柵疊層和第二柵疊層的側壁上形成柵極側墻。

11.根據權利要求9所述的方法，還包括：

采用第二掩模，以及以第一柵疊層和柵極側墻作為硬掩模，注入第一類型的摻雜劑，形成第一類型的源/漏區，其中第二掩模遮擋第二區域并且暴露第一區域，以及

采用第三掩模，以及以第二柵疊層和柵極側墻作為硬掩模，注入第二類型的摻雜劑，形成第二類型的源/漏區，其中第三掩模遮擋第一區域并且暴露第二區域。

12.根據權利要求10所述的方法，還包括：

采用所述第一掩模，以及以第二柵疊層和柵極側墻作為硬掩模，注入第二類型的摻雜劑，形成所述第二類型的輕摻雜漏區和第二類型的源/漏區，其中第一掩模遮擋第一區域并且暴露第二區域，

采用第二掩模，以及以第一柵疊層和柵極側墻作為硬掩模，注入第一類型的摻雜劑，形成第一類型的源/漏區，其中第二掩模遮擋第二區域并且暴露第一區域。

13.根據權利要求12所述的方法，還包括：從柵極側墻方向上采用傾斜的角度注入第二類型的摻雜劑，以形成所述第二類型的輕摻雜漏區。

14.根據權利要求1所述的方法，其中在形成第一類型的源/漏區和形成第二類型的源/漏區的步驟之后，還包括：

進行硅化以在第一類型的源/漏區和第二類型的源/漏區、柵極疊層的表面形成金屬硅化物層。

15.根據權利要求2所述的方法，其中第一柵疊層的柵極導體包括第一類型的摻雜劑，第二柵疊層的柵極導體包括第一類型和第二類型的摻雜劑。