[發(fā)明專(zhuān)利]高密度IO互連PoP堆疊封裝結(jié)構(gòu)及其制造工藝

在審

• 申請(qǐng)?zhí)枺?/td>: 201410453946.3
• 申請(qǐng)日: 2014-09-05
• 公開(kāi)（公告）號(hào): CN104332457A
• 公開(kāi)（公告）日: 2015-02-04
• 發(fā)明（設(shè)計(jì)）人: 林挺宇;孫鵬;何洪文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類(lèi)號(hào): H01L23/538
• 分類(lèi)號(hào): H01L23/538;H01L21/768
• 代理公司: 無(wú)錫市大為專(zhuān)利商標(biāo)事務(wù)所(普通合伙) 32104
• 代理人: 曹祖良;劉海

技術(shù)領(lǐng)域

本發(fā)明涉及一種高密度IO互連PoP堆疊封裝結(jié)構(gòu)及其制造工藝，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。

背景技術(shù)

移動(dòng)通信產(chǎn)品關(guān)鍵是要解決“帶寬”的問(wèn)題，通俗的講就是高速處理信號(hào)的能力。解決方案之一就是在邏輯器件上放置一枚存儲(chǔ)器件（通常為動(dòng)態(tài)存儲(chǔ)器）；即，通過(guò)疊層封裝（Package?on?Package，POP封裝）將內(nèi)存和處理器封裝到了一起，實(shí)現(xiàn)小型化，節(jié)約電路板空間、減少引腳數(shù)、簡(jiǎn)化系統(tǒng)集成和提高性能。PoP封裝有助于客戶推出體積小巧、功能豐富的無(wú)線電話、PDA、數(shù)碼相機(jī)和MP3播放器。

隨著用戶對(duì)先進(jìn)功能不斷增長(zhǎng)的需求，PoP封裝中邏輯器件和存儲(chǔ)器件之間的互連密度不斷提高。在這種情況下，靠進(jìn)一步縮小PoP封裝中焊球尺寸的方式來(lái)提升互連I/O數(shù)量受到材料物理特性和設(shè)備工藝的限制，互連I/O數(shù)量逐漸成為限制PoP封裝性能提升的瓶頸。

而在公布號(hào)為CN102325431A的專(zhuān)利申請(qǐng)文件中，公開(kāi)了一種在電路板上制作銅柱的方法和具有表面銅柱的電路板，在基板上通過(guò)電鍍制作銅柱的方法,從而可以減小I/O互連節(jié)距，提升互連數(shù)量。但電鍍耗費(fèi)過(guò)大，故有必要提出一種新的銅柱制作方式，以解決現(xiàn)有電鍍方式費(fèi)用過(guò)大的問(wèn)題。

器件的堆疊是提高電子封裝高密化的主要途徑之一，作為目前封裝高密集成的主要方式，PoP封裝得到越來(lái)越多的重視。現(xiàn)有技術(shù)中，典型的兩層PoP封裝結(jié)構(gòu)一般如圖1所示，上封裝體1a通過(guò)焊球2a的回流過(guò)程焊接到下封裝體3a的上面。為了避免下封裝體3a上的芯片4a碰撞上封裝體1a，上封裝體1a周邊的焊球2a直徑一般設(shè)計(jì)為大于下封裝體3a上芯片4a的高度，但是如此設(shè)計(jì)就增加了焊球2a及其間距的尺寸，這與封裝技術(shù)的高密集成要求相背。因此有必要對(duì)上述封裝結(jié)構(gòu)進(jìn)行進(jìn)一步改進(jìn)。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種高密度IO互連PoP堆疊封裝結(jié)構(gòu)及其制造工藝，縮小上封裝體和下封裝體之間的互連節(jié)距，提升I/O互連數(shù)量；另外所述制造工藝相比基板電鍍工藝，成熟度高，成本低。

按照本發(fā)明提供的技術(shù)方案，所述高密度IO互連PoP堆疊封裝結(jié)構(gòu)，包括上封裝體和下封裝體，其特征是：所述下封裝體包括具有內(nèi)部連線結(jié)構(gòu)的下封裝體基板，在下封裝體基板的背面設(shè)置背面焊球，在下封裝體基板正面固定芯片和多個(gè)正面焊球，正面焊球上設(shè)置銅柱，芯片、正面焊球和銅柱被塑封于塑封材料中，銅柱的下端與正面焊球固定，銅柱的上端凸出于塑封材料的表面；所述上封裝體背面的焊球與下封裝體中的銅柱上表面連接。

進(jìn)一步的，所述銅柱的外圓周面包裹一層塑膠層，銅柱的上下表面為裸露表面。

進(jìn)一步的，所述銅柱的高度大于芯片的高度。

進(jìn)一步的，所述的塑膠層的厚度為10～20μm。

所述高密度IO互連PoP堆疊封裝結(jié)構(gòu)的制造工藝，其特征是，包括以下步驟：

（1）在做好內(nèi)部連線結(jié)構(gòu)的下封裝體基板的上表面涂覆焊錫膏，得到多個(gè)正面焊球；

（2）將銅柱放置于對(duì)應(yīng)的正面焊球處，并將銅柱的一端與正面焊球焊接固定；

（3）在下封裝體基板上表面安裝芯片；

（4）采用塑封材料將正面焊球、銅柱和芯片塑封成一整體；

（5）對(duì)塑封材料的上表面進(jìn)行拋光，以露出銅柱的上表面，使銅柱的上端凸出于塑封材料的上表面；

（6）在下封裝體基板下表面進(jìn)行植球，得到背面焊球，完成下封裝體的制作；

（7）將步驟（6）得到的下封裝體與上封裝體進(jìn)行堆疊，上封裝體背面的焊球與下封裝體中的銅柱上表面連接。

進(jìn)一步的，所述銅柱凸出于塑封材料上表面的高度為10～20μm。

本發(fā)明所述高密度IO互連PoP堆疊封裝結(jié)構(gòu)及其制造工藝，通過(guò)在PoP下封裝體上涂覆焊錫膏和貼裝金屬銅柱（或塑膠包裹銅柱結(jié)構(gòu)）的方式，縮小上、下封裝體之間的互連節(jié)距，提升I/O互連數(shù)量。同時(shí)，本發(fā)明所述工藝相比基板電鍍工藝，成熟度高，成本低，本發(fā)明為一些高密度I/O互連疊層封裝PoP產(chǎn)品提供了一套實(shí)際高效的解決方案。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中兩層PoP封裝結(jié)構(gòu)的示意圖。

圖2～圖8為所述高密度IO互連PoP堆疊封裝結(jié)構(gòu)的制備流程圖。其中：

圖2為在下封裝體基板上涂覆焊錫膏的示意圖。

圖3為在正面焊球上固定銅柱的示意圖。

圖4為在下封裝體中安裝芯片的示意圖。

圖5將正面焊球、銅柱和芯片進(jìn)行塑封的示意圖。

圖6為對(duì)塑封材料進(jìn)行拋光的示意圖。