[發明專利]一種通孔底部阻擋層的刻蝕方法

有效

• 申請號: 201410449745.6
• 申請日: 2014-09-04
• 公開（公告）號: CN105428306B
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 周娜;張宇;蔣中偉
• 申請（專利權）人: 北京北方華創微電子裝備有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01J37/32
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 彭瑞欣;張天舒

本發明提供了一種通孔底部阻擋層的刻蝕方法，包括以下步驟：向反應腔室內通入刻蝕氣體，并開啟上電極電源和下電極電源，以去除基片上位于通孔底部的阻擋層；其中，刻蝕氣體包括氧氣和含氟類氣體，且氧氣的氣流量大于含氟類氣體的氣流量；同時，反應腔室的腔室壓力、下電極電源的下電極功率和基片溫度的設置方式為：通過降低腔室壓力、下電極功率和基片溫度，以避免在基片表面上產生裂縫。本發明提供的通孔底部阻擋層的刻蝕方法，可以避免在基片的表面上產生裂縫，因而可以降低了后道工藝沉積金屬層后與晶圓直接接觸造成短路的風險，從而可以提高良品率和產能。

技術領域

本發明屬于微電子加工技術領域，具體涉及一種通孔底部阻擋層的刻蝕方法。

背景技術

硅通孔技術(through silicon via，以下簡稱TSV)是通過在芯片和芯片之間制作垂直導通，實現芯片之間互連的最新技術，TSV技術由于能夠使芯片在三維方向堆疊的密度最大、芯片之間的互連線最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，因而成為目前電子封裝技術中最先進的一種技術。

請參閱圖1，TSV封裝工藝一般包括以下步驟：步驟S1，對晶圓(Si)減薄，以滿足封裝厚度較小的要求；步驟S2，將晶圓粘結在基板Glass上，且在晶圓下方形成空腔CV，以避免晶圓與基板Glass直接接觸來保護晶圓；步驟S3，刻蝕晶圓，以形成垂直或者傾斜的通孔；步驟S4，在通孔的內表面上沉積阻擋層polymer，以形成電隔離層來防止漏電；步驟S5，采用刻蝕方法去除通孔底部阻擋層polymer，以露出可導電的作為金屬焊墊的金屬層pad；步驟S6，沉積金屬層和后續的金屬化線路。

上述步驟S5通常采用電感耦合等離子體干法刻蝕來實現，典型的工藝參數為：采用CF₄和O₂作為刻蝕氣體進行單步刻蝕，其中CF₄為主刻蝕氣體，O₂為輔助氣體；CF₄的氣流量為100sccm；O₂的氣流量為20sccm；反應腔室壓力為30mT；上電極電源的輸出功率為1500W；下電極電源的輸出功率為300W；基片的預設溫度為20℃。

在實際應用中，采用上述通孔底部阻擋層polymer的刻蝕方法往往會存在以下問題：為防止在刻蝕之后通孔側壁和上表面上剩余的阻擋層polymer過薄而影響后續器件的電性能，一般沉積的阻擋層polymer和光刻膠層PR較厚，例如，阻擋層polymer一般為6～8μm，光刻膠層PR的厚度一般為8～14μm，這使得阻擋層polymer和光刻膠層PR散熱性差，因而會造成阻擋層polymer和光刻膠層PR熱量累積，極易造成基片表面過熱而產生裂縫A，如圖2所示，繼續進行后續金屬化線路之后，如圖3所示其表面仍然存在裂縫A，該裂縫A會自該光刻膠層PR表面延伸至晶圓，從而極易造成后續的沉積金屬層與晶圓短接，進而嚴重影響器件的電性能。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種，其可以避免在基片的表面上產生裂縫，因而可以降低了后道工藝沉積金屬層后與晶圓直接接觸造成短路的風險，從而可以提高良品率和產能。

為解決上述問題之一，本發明提供了一種通孔底部阻擋層的刻蝕方法，包括以下步驟：向反應腔室內通入刻蝕氣體，并開啟上電極電源和下電極電源，以去除基片上位于通孔底部的阻擋層；其中，所述刻蝕氣體包括氧氣和含氟類氣體，且所述氧氣的氣流量大于所述含氟類氣體的氣流量；同時，所述反應腔室的腔室壓力、所述下電極電源的下電極功率和基片溫度的設置方式為：通過降低所述腔室壓力、下電極功率和基片溫度，以避免在基片表面上產生裂縫。

其中，所述腔室壓力的范圍在8～20mT。

其中，所述腔室壓力的范圍在8～15mT。

其中，所述含氟類氣體的氣流量占總氣流量的范圍在10～30％。

其中，所述氧氣的氣流量的范圍在50～300sccm。