[發明專利]一種帶隙基準電壓源電路和集成電路

在審

• 申請號: 201410448576.4
• 申請日: 2014-09-04
• 公開（公告）號: CN105468071A
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 陳春鵬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及集成電路技術領域，尤其涉及一種帶隙基準電壓源 電路和集成電路。

背景技術

基準電壓源廣泛應用于數字/模擬，模擬/數字(D/A、A/D)轉換 器、電源管理芯片、數據采集系統、電壓調節器以及各種測試設備。 帶隙(Bandgap)電壓與其他電壓基準相比，具有低溫度系數、高電 源抑制比、與標準CMOS工藝兼容以及長期穩定性等優點，因而使 得帶隙(Bandgap)電壓始終是集成電路中一個重要的單元模塊，其 溫度穩定性以及抗噪聲能力直接影響整個電路的精度和性能。

在高精度的集成電路系統中，低溫度系數﹑高電源抑制比﹑低工 作電壓帶隙基準的設計十分重要。傳統的帶隙電路其輸出的基準電壓 隨工藝變化比較大，這樣在一些要求比較高，而且把帶隙電路作為核 心的芯片上，輸出電壓的變化就顯的尤為關鍵。因此有必要對輸出基 準電壓進行修調(Trim)，使在工藝變化比較大的情況下，帶隙電路 輸出電壓能比較穩定。由于工藝的變化導致器件的容差和失配，導致 帶隙電路性能的降低。

因此，有必要提出一種新的帶隙基準電壓源電路，以解決現有技 術的不足。

發明內容

針對現有技術的不足，本發明提供一種帶隙基準電壓源電路，包 括：核心電路、啟動電路和修調電路，其中，所述修調電路位于核心 位置，用于補償所述核心電路中與電壓輸出端連接的雙極型晶體管的 射極電流，所述修調電路包括用于復制電流的鏡像電流管以及用于控 制所述復制電流導通與關斷的開關管。

進一步，所述開關管控制電壓通過額外的數字單元來實現。

進一步，所述核心電路包括第一PMOS管、第二PMOS管、第 三PMOS管、運算放大器、第一電阻、第二電阻、第一PNP管、第 二PNP管和第三PNP管。

進一步，所述第一PMOS管的源極、所述第二PMOS管M1的 源極和所述第三PMOS管M2的源極均連接電源VDD；

所述第一PMOS管的柵極、所述第二PMOS管的柵極和所述第 三PMOS管的柵極均連接在一起并與所述運算放大器的輸出端連接；

所述第一PNP管的基極和集電極、所述第二PNP管的基極和集 電極以及所述第三PNP管的基極和集電極均與地信號連接；

所述第一PNP管的射極通過所述第一電阻與所述運算放大器的 第一輸入端連接；

所述第二PNP管的射極與所述第二PMOS管的漏極均與所述運 算放大器的第二輸入端連接；

所述第三PNP管的射極通過所述第二電阻與所述第三PMOS管 的漏極連接引出電壓輸出端。

進一步，所述修調電路為3比特修調電路。

進一步，所述修調電路包括第一鏡像PMOS管、第二鏡像PMOS 管和第三鏡像PMOS管，以及第一開關管、第二開關管和第三開關 管。

進一步，所述第一鏡像PMOS管、所述第二鏡像PMOS管和所 述第三鏡像PMOS管的源極均連接電源VDD；

所述第一鏡像PMOS管、所述第二鏡像PMOS管和所述第三鏡 像PMOS管的柵極均連接所述運算放大器的輸出端；

所述第一鏡像PMOS管的漏極與所述第一開關管的源極連接；

所述第二鏡像PMOS管的漏極與所述第二開關管的源極連接；

所述第三鏡像PMOS管的漏極與所述第三開關管的源極連接；

所述第一開關管、所述第二開關管和所述第三開關管的柵極分別 連接第一控制信號、第二控制信號和第三控制信號；

所述第一開關管、所述第二開關管和所述第三開關管的漏極均連 接所述第三PNP管的射極。

進一步，所述啟動電路包括第四PMOS管、第五PMOS管、第 六PMOS管、第一NMOS管和第二NMOS管。

進一步，

所述第四PMOS管的源極連接電源VDD，所述第四PMOS管的 漏極連接第五PMOS管的源極；

所述第五PMOS管的漏極連接所述第六PMOS管的源極；

所述第六PMOS管的漏極、所述第一NMOS管的漏極和所述第 二NMOS管的柵極電連接；

所述第一NMOS管的源極和所述第二NMOS管的源極均接地， 所述第一NMOS管的柵極連接所述電壓輸出端；

所述第二NMOS管的漏極連接所述運算放大器的輸出端；