[發明專利]具有保護層的自對準互連件有效
| 申請號： | 201410441782.2 | 申請日： | 2014-09-01 |
| 公開（公告）號： | CN105280591B | 公開（公告）日： | 2018-09-11 |
| 發明（設計）人： | 嚴佑展;傅勁逢;李佳穎 | 申請（專利權）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | H01L23/48 | 分類號： | H01L23/48;H01L21/768 |
| 代理公司： | 北京德恒律治知識產權代理有限公司 11409 | 代理人： | 章社杲;孫征 |
| 地址： | 中國臺*** | 國省代碼： | 中國臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 保護層 對準 互連 | ||
1.一種集成電路結構，包括：
第一層間電介質；
柵極堆疊件，位于所述第一層間電介質中；
第二層間電介質，位于所述第一層間電介質上方；
第一接觸插塞，位于所述第二層間電介質中；
介電保護層，位于所述第一接觸插塞的相對兩側上并且與所述第一接觸插塞接觸，其中，所述第一接觸插塞和所述介電保護層位于所述第二層間電介質中；以及
介電覆蓋層，位于所述第一接觸插塞上方并且與所述第一接觸插塞接觸，
其中，所述介電覆蓋層的頂面、所述介電保護層的頂部邊緣以及所述第二層間電介質的頂面共平面。
2.根據權利要求1所述的集成電路結構，進一步包括：
第三層間電介質，位于所述第二層間電介質上方；以及
第二接觸插塞，從所述第三層間電介質的頂面延伸到所述第二層間電介質的底面，其中，所述第二接觸插塞電連接至所述柵極堆疊件。
3.根據權利要求2所述的集成電路結構，其中，所述第二接觸插塞包括與所述介電保護層的頂部邊緣接觸的第一底面。
4.根據權利要求1所述的集成電路結構，其中，所述第一接觸插塞包括與所述第一層間電介質的頂面接觸的底面。
5.根據權利要求1所述的集成電路結構，其中，所述介電保護層和所述介電覆蓋層由相同的介電材料形成。
6.根據權利要求1所述的集成電路結構，進一步包括：
源極/漏極區；
第三接觸插塞，位于所述源極/漏極區上方并且電連接至所述源極/漏極區，其中，所述第三接觸插塞位于所述第一層間電介質中；
第四接觸插塞，位于所述第三接觸插塞上方并且接觸所述第三接觸插塞，其中，所述第四接觸插塞位于所述第二層間電介質中；以及
第五接觸插塞，位于所述第四接觸插塞上方并且與所述第四接觸插塞接觸，其中，所述第五接觸插塞從第三層間電介質的頂面延伸到所述第二層間電介質內。
7.根據權利要求6所述集成電路結構，其中，所述第五接觸插塞的底面與所述第一接觸插塞的頂面共平面。
8.一種集成電路結構，包括：
第一層間電介質；
蝕刻停止層，位于所述第一層間電介質上方；
第二層間電介質，位于所述蝕刻停止層上方；
第一狹槽式接觸插塞，位于所述第二層間電介質中，其中，所述第一狹槽式接觸插塞穿透所述蝕刻停止層以接觸所述第一層間電介質的頂面；
介電保護層，包括位于所述第一狹槽式接觸插塞的相對兩側上并且與所述第一狹槽式接觸插塞接觸的部分；以及
介電覆蓋層，位于所述第一狹槽式接觸插塞上方并且與所述第一狹槽式接觸插塞接觸，其中，所述第一狹槽式接觸插塞、所述介電保護層和所述介電覆蓋層均位于所述第二層間電介質中。
9.根據權利要求8所述的集成電路結構，其中，所述介電覆蓋層包括與所述介電保護層的相對部分接觸的相對邊緣。
10.根據權利要求8所述的集成電路結構，其中，所述介電覆蓋層的頂面、所述介電保護層的頂部邊緣以及所述第二層間電介質的頂面共平面。
11.根據權利要求8所述的集成電路結構，進一步包括：
第一源極/漏極區，位于所述第一層間電介質下方；
柵極堆疊件，位于所述第一層間電介質中；
第三層間電介質，位于所述第二層間電介質上方；以及
柵極接觸插塞，位于所述第二層間電介質和所述第三層間電介質中。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司，未經臺灣積體電路制造股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410441782.2/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：焊盤結構及其制作方法
- 下一篇：一種微芯片示蹤器封裝結構和封裝方法
