[發明專利]堆棧式傳感器芯片結構及其制備方法

在審

• 申請號: 201410441417.1
• 申請日: 2014-09-01
• 公開（公告）號: CN104332480A
• 公開（公告）日: 2015-02-04
• 發明（設計）人: 林峰;肖海波;劉遠良
• 申請（專利權）人: 豪威科技（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種堆棧式傳感器芯片結構及其制備方法。

背景技術

目前，提高芯片的感光性能有很多途徑，堆棧式傳感器芯片本身是基于普通背照式傳感器芯片的一種提升，在不增加芯片面積的前提下增大了像素區面積，從而提高了芯片的感光性能，堆棧式傳感器芯片是由兩片不同結構的晶圓粘合而成的。一片是像素器件晶圓，包括像素器件襯底101、覆蓋該像素器件襯底101表面的像素器件介質層102、設置在像素器件介質層102中的傳輸柵103、轉換器件104(包括行選擇器件、源極跟隨器件以及復位器件)以及像素器件金屬布線層105，如圖1所示；另一片是邏輯器件晶圓，包括邏輯器件襯底201、邏輯器件介質層202以及邏輯器件金屬布線層203，該邏輯器件晶圓上還設置有若干邏輯器件(圖中未示出)，如圖2所示；然后，通過邏輯器件金屬布線層203上方的邏輯器件介質層202和像素器件晶圓中的像素器件介質層102進行粘合，緊是將像素器接著件襯底101進行減薄，形成如圖3所示的結構；然后再進行深硅穿孔、金屬沉積等堆棧式晶背工藝。通過堆棧式工藝，把邏輯器件獨立分開，放在像素器件晶圓的背后，從而增加了前方像素區的面積。

此外，還可以通過增加阱區離子注入量及注入深度，犧牲像素數量增大像素面積，垂直傳輸柵結構等方式提升芯片的感光性能，但是仍需要尋找其他方法增大提升空間，因此仍需要對堆棧式傳感器芯片結構進行改進以進一步提升堆棧式傳感器的性能。

中國專利(公開號：CN103733342A)公開了一種基底堆棧的圖像傳感器，其中根據該發明的基底堆棧圖像傳感器以如下方式設置：第一光電二極管形成于第一基底，第二光電二極管形成于第二基底，所述兩個基底相互對齊和粘合以使得所述兩個光電二極管相互電耦合，從而在一個像素內形成完整的光電二極管，進而得到一種具有雙重檢測功能的具有高的量子效率而不會導致串音的基底堆棧圖像傳感器。

中國專利(公開號：CN102820313A)公開了一種CMOS圖像傳感器，至少包括半導體襯底及位于所述半導體襯底中的多個像素單元，其中，各該像素單元至少包括第一感光器件、第二感光器件、像素讀出電路、及隔離結構。相較于現有的CMOS圖像傳感器而言，該發明在傳統的CMOS圖像傳感器中增加的第二感光器件，使該發明的感光器件的輸出響應曲線為非線性，對應同樣的輸出電壓擺幅而言，增大了CMOS圖像傳感器可以感知光的最大范圍，即照明水平的最大值，從而提高了圖像傳感器的動態范圍；同時本發明保持現有的CMOS圖像傳感器的像素讀出電路的連接方式，保證了CMOS圖像傳感器的捕獲圖像質量。

上述兩件專利均未公開本發明在像素器件晶圓和邏輯器件晶圓之間增加一轉換器件晶圓以進一步增大堆棧式傳感器芯片的像素感光區面積的技術方案。

發明內容

針對上述存在的問題，本發明公開一種堆棧式傳感器芯片結構及其制備方法，以克服現有技術中堆棧式傳感器芯片的像素感光區面積過小，以及像素區傳輸柵與源極跟隨器件、行選擇器件以及復位器件之間的隔離不強的問題。

為了實現上述目的，本發明記載了一種堆棧式傳感器芯片結構，其中，包括：邏輯器件晶圓、覆蓋于所述邏輯器件晶圓上表面的轉換器件晶圓以及覆蓋于所述轉換器件晶圓上表面的像素器件晶圓；

所述像素器件晶圓中設置有若干傳輸柵，所述轉換器件晶圓中設置有行選擇器件、源極跟隨器件以及復位器件；

其中，所述源極跟隨器件的柵極和所述復位器件的漏極均與所述若干傳輸柵共享的浮置擴散區連接，以形成一傳感器。

上述的堆棧式傳感器芯片結構，其中，所述像素器件晶圓與轉換器件晶圓通過堆棧式工藝粘合在一起；

所述轉換器件晶圓與邏輯器件晶圓也通過堆棧式工藝粘合在一起。

上述的堆棧式傳感器芯片結構，其中，采用混合粘合工藝將所述像素器件晶圓與轉換器件晶圓粘合在一起。

上述的堆棧式傳感器芯片結構，其中，所述轉換器件晶圓的厚度為1-4μm。

上述的堆棧式傳感器芯片結構，其中，所述結構適用于2T、4T和8T的圖像傳感器。

上述的堆棧式傳感器芯片結構，其中，所述結構包括像素區和邏輯區；

所述像素區包括所述像素器件晶圓與所述轉換器件晶圓；

所述邏輯區包括所述邏輯器件晶圓；

其中，所述像素器件晶圓、所述轉換器件晶圓與所述邏輯器件晶圓中均具有金屬布線，通過若干金屬連接線將各所述金屬布線之間予以連接。