[發(fā)明專利]一種超結功率器件終端結構

有效

• 申請?zhí)枺?/td>: 201410439266.6
• 申請日: 2014-08-29
• 公開（公告）號: CN104183627B
• 公開（公告）日: 2017-05-03
• 發(fā)明（設計）人: 任敏;姚鑫;王為;張建剛;韓天宇;許高潮;李澤宏;張金平;高巍;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 成都宏順專利代理事務所(普通合伙)51227
• 代理人: 李玉興

技術領域

本發(fā)明屬于半導體技術，具體的說是涉及一種表面電場優(yōu)化的超結功率器件終端結構。

背景技術

理想傳統(tǒng)MOSFET(金屬氧化物半導體場效應晶體管)應具有較低導通電阻和較高阻斷電壓。但在高壓應用領域中，傳統(tǒng)MOSFET需要增加漂移區(qū)的厚度和降低漂移區(qū)的摻雜濃度來提高擊穿電壓，但這也會增大器件的導通電阻。為了實現(xiàn)小功耗的功率器件，需要減小器件的開啟電阻同時保證器件的擊穿電壓，換而言之，需要提高功率器件開啟電阻與擊穿電壓之間的矛盾關系。在傳統(tǒng)MOSFET的輕摻雜漂移區(qū)引入重摻雜交錯排列的P、N柱即超結(super junction)MOSFET，超結MOSFET大大的改善了傳統(tǒng)MOSFET擊穿電壓和導通電阻之間的矛盾關系。

功率器件的設計除了元胞設計很重要外終端的設計也不能忽視，好的終端設計能有效的提高器件耐壓、可靠性等特性。一個優(yōu)化的終端設計應該使表面的電場峰值盡量最小化或者轉移到體內，在超結功率器件中，高的外延層濃度會帶來終端性能的不穩(wěn)定，導致低電壓下的終端提前發(fā)生擊穿。在傳統(tǒng)的終端技術中，通常采用場限環(huán)、場板和結終端延伸等技術削弱器件主結的曲率效應，最后達到提高器件耐壓能力的目的。由于超結結構特點，傳統(tǒng)功率器件的終端結構不再適用超結功率器件。目前應用最廣泛的超結功率器件終端結構是采用和元胞相同的超結結構，如圖1所示，在超結功率器件終端表面為多個交替的P/N結，因此器件工作于阻斷狀態(tài)時終端表面必存在許多峰值電場。這些表面峰值電場有可能使終端擊穿發(fā)生在器件表面，當大量雪崩擊穿電流流經(jīng)器件表面時，會對硅-二氧化硅界面產(chǎn)生影響，因而不利于超結功率器件的穩(wěn)定性和長期可靠性。

發(fā)明內容

本發(fā)明的目的，就是針對在器件工作于阻斷狀態(tài)時傳統(tǒng)超結功率器件終端結構表面電場平坦性不夠，存在多個峰值電場的問題，提出一種優(yōu)化超結功率器件表面電場的終端結構，避免擊穿點出現(xiàn)在終端表面。

本發(fā)明的技術方案：如圖5所示，一種超結功率器件終端結構，該終端結構包括第一導電類型半導體襯底2、設置在第一導電類型半導體襯底2下層的金屬漏極1、設置在第一導電類型半導體襯底2上層的第一導電類型半導體外延區(qū)3；所述第一導電類型半導體外延區(qū)3上層遠離元胞區(qū)的一端設置有截止環(huán)12；其特征在于，第一導電類型半導體外延區(qū)3中設置有多個第二導電類型半導體摻雜柱4；所述多個第二導電類型半導體摻雜柱4的底端位于同一水平面，其豎直高度從終端結構靠近元胞區(qū)的一端到遠離元胞區(qū)的一端依次逐個降低；第一導電類型外延區(qū)3上表面和第二導電類型半導體柱4頂部之間設置有第一導電類型半導體輕摻雜區(qū)5。

本發(fā)明的有益效果為，本發(fā)明提出的優(yōu)化超結功率器件表面電場的終端結構在超結功率器件終端區(qū)表面設置階梯形第一導電類型半導體輕摻雜區(qū)5，使終端區(qū)表面電場平坦性得到了理想的改善，提高了器件阻斷特性的穩(wěn)定性，提高了器件的可靠性；同時也提高了器件的耐壓能力。

附圖說明

圖1是普通超結功率器件終端結構剖面結構示意圖；

圖2是圖1所示結構工作于阻斷狀態(tài)時的終端表面電場分布圖；

圖3是優(yōu)化超結功率器件終端表面電場的一種終端方案示意圖；

圖4是圖3所示結構工作于阻斷狀態(tài)時的終端表面電場分布圖；

圖5是本發(fā)明提出的優(yōu)化超結功率器件表面電場的終端結構示意圖；

圖6是圖5所示結構工作于阻斷狀態(tài)時的終端表面電場分布圖；

圖7是普通超結功率器件終端結構工作于阻斷狀態(tài)時的表面電場分布仿真圖；

圖8是優(yōu)化超結功率器件終端表面電場的一種終端方案工作于阻斷狀態(tài)時的表面電場分布仿真圖；

圖9是本發(fā)明提出的終端結構工作于阻斷狀態(tài)時的表面電場分布仿真圖；

圖10是圖1所示結構工作于阻斷狀態(tài)時的終端耗盡線仿真圖；

圖11是圖3所示結構工作于阻斷狀態(tài)時的終端耗盡線仿真圖；

圖12是圖5所示結構工作于阻斷狀態(tài)時的終端耗盡線仿真圖；

圖13是圖7中普通超結功率器件終端結構在阻斷模式下的I-V特性曲線示意圖；

圖14是圖8中的終端結構工作在阻斷模式下的I-V特性曲線示意圖；

圖15是圖9中本發(fā)明提出的終端結構工作在阻斷模式下的I-V特性曲線示意圖；

圖16是本發(fā)明提出的終端結構的另一實施例。

圖17是本發(fā)明的超結功率器件生產(chǎn)工藝中多次離子注入-外延后在需要補償區(qū)域上的注入掩膜板示意圖；