[發明專利]一種降低CONNECTOR過孔影響的設計方法

在審

• 申請號: 201410438863.7
• 申請日: 2014-09-01
• 公開（公告）號: CN104244610A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 武寧;吳福寬
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: H05K3/40
• 分類號: H05K3/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明具體地說是一種降低CONNECTOR過孔影響的設計方法。?

背景技術

在線路原理設計時，高速線一般會串接AC電容，以防止發送和接受器件由于基準電位不相等造成線路短路現象，即起到隔直流通交流的作用。因此，為減少高速線經過VIA過孔的數量，一般會在電容所放PCB層面進行走線。?

通過仿真connector處VIA過孔插入損耗loss發現，在Top層上的TX信號傳輸衰減明顯比在Bottom層走線上的RX信號衰減大，同時，TX鏈路由于較大的VIA?STUB存在，其傳輸損耗波形上有大的諧振點出現。并且實測TX接受端信號眼圖較小，且信號上升和下降邊有較大的分離，即信號jitter抖動較大，已影響到信號的質量。?

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種降低CONNECTOR過孔影響的設計方法。?

本發明的技術方案是按以下方式實現的，其結構中在靠近連接器處加打一個過孔，使高速信號盡量在VIA過孔sub較小的PCB層面進行走線，并連接到connector插孔上；增加一個過孔，但有效降低了VIA?stub分支的影響，通過仿真并實際打板驗證，其信號質量有明顯的改善。?

上述改進后connector處VIA過孔插入損耗波形未出現大的諧振點及實際打板在TX接受端信號測試眼圖有明顯的改善。?

上述Connector連接器處再加打一個VIA過孔，經內層將高速信號與connector插孔相連接。?

本發明的優點是：?

本發明的一種降低CONNECTOR過孔影響的設計方法和現有技術相比，此方式能有效的降低高頻信號在鏈路上的傳輸損耗，提升信號質量，而且本發明還具有設計合理、結構簡單、易于加工、使用方便等特點，因而，具有很好的使用價值。

附圖說明

圖１為一種降低CONNECTOR過孔影響的設計方法的結構示意圖。?

具體實施方式

下面結合附圖對本發明的一種降低CONNECTOR過孔影響的設計方法作以下詳細說明。?

如圖1所示，本發明的一種降低CONNECTOR過孔影響的設計方法，中在靠近連接器處加打一個過孔，使高速信號盡量在VIA過孔sub較小的PCB層面進行走線，并連接到connector插孔上；增加一個過孔，但有效降低了VIA?stub分支的影響，通過仿真并實際打板驗證，其信號質量有明顯的改善。?

為進步降低TX鏈路上的信號損耗，在TX信號由Top層布線進行connector連接器附近處，我們將再加大一個VIA過孔，并通過內層將短的VIA?STUB處于connector插孔相連接，其走線如圖1所示。?

此方式雖在TX鏈路上多增加一個VIA過孔，但其較大程度上減少了connector處過孔VIA?Stub的影響，其改進后connector處VIA過孔插入損耗波形未出現大的諧振點及實際打板在TX接受端信號測試眼圖有明顯的改善。?

從對TX鏈路改版前后的仿真和實測波形可知，在Connector連接器處再加打一個VIA過孔，經內層將高速信號與connector插孔相連接，可以有效改善信號的質量。?

本發明的一種降低CONNECTOR過孔影響的設計方法其加工制作非常簡單方便，按照說明書附圖所示即可加工。?

除說明書所述的技術特征外，均為本專業技術人員的已知技術。?