[發(fā)明專利]一種降低CONNECTOR過孔影響的設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410438863.7
• 申請(qǐng)日: 2014-09-01
• 公開（公告）號(hào): CN104244610A
• 公開（公告）日: 2014-12-24
• 發(fā)明（設(shè)計(jì)）人: 武寧;吳福寬
• 申請(qǐng)（專利權(quán)）人: 浪潮電子信息產(chǎn)業(yè)股份有限公司
• 主分類號(hào): H05K3/40
• 分類號(hào): H05K3/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種降低CONNECTOR過孔影響的設(shè)計(jì)方法，其特征在于在靠近連接器處加打一個(gè)過孔，使高速信號(hào)盡量在VIA過孔sub較小的PCB層面進(jìn)行走線，并連接到connector插孔上；增加一個(gè)過孔，但有效降低了VIA?stub分支的影響，通過仿真并實(shí)際打板驗(yàn)證，其信號(hào)質(zhì)量有明顯的改善。

2.根據(jù)權(quán)利要求1所述的一種降低CONNECTOR過孔影響的設(shè)計(jì)方法，其特征在于改進(jìn)后connector處VIA過孔插入損耗波形未出現(xiàn)大的諧振點(diǎn)及實(shí)際打板在TX接受端信號(hào)測(cè)試眼圖有明顯的改善。

3.根據(jù)權(quán)利要求1或2所述的一種降低CONNECTOR過孔影響的設(shè)計(jì)方法，其特征在于在Connector連接器處再加打一個(gè)VIA過孔，經(jīng)內(nèi)層將高速信號(hào)與connector插孔相連接。