[發明專利]半導體結構的形成方法

有效

• 申請號: 201410438412.3
• 申請日: 2014-08-29
• 公開（公告）號: CN105374739B
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 何作鵬;丁敬秀;趙洪波
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯集成電路（寧波）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

一種半導體結構的形成方法，包括：提供基底，在所述基底內形成有通孔；形成覆蓋于所述基底表面、通孔底部和側壁表面的金屬層；在所述金屬層表面形成苯并環丁烯層；在所述苯并環丁烯層表面形成光刻膠膜，所述光刻膠膜封閉所述通孔；對所述光刻膠膜進行烘烤處理；圖形化所述光刻膠膜形成光刻膠層，所述光刻膠層位于通孔上方；以所述光刻膠層為掩膜，刻蝕苯并環丁烯層以及金屬層直至暴露出基底表面，剩余的金屬層為再分布層；去除所述光刻膠層以及苯并環丁烯層。本發明通過在金屬層表面形成苯并環丁烯層，以保護位于通孔內的金屬層不被刻蝕，提高形成的再分布層的質量，從而提高半導體結構的可靠性以及電學性能。

技術領域

本發明涉及半導體制作領域技術，特別涉及一種半導體結構的形成方法。

背景技術

隨著半導體制作技術的飛速發展，半導體器件為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體芯片向更高集成度方向發展。而半導體芯片的集成度越高，半導體器件的特征尺寸(CD：Critical Dimension) 越小。

三維集成電路(IC：Integrated Circuit)是利用先進的芯片堆疊技術制備而成，其是將具不同功能的芯片堆疊成具有三維結構的集成電路。相較于二維結構的集成電路，三維集成電路的堆疊技術不僅可使三維集成電路信號傳遞路徑縮短，還可以使三維集成電路的運行速度加快；簡言之，三維集成電路的堆疊技術具有以下優點：滿足半導體器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

要實現三維集成電路的堆疊技術，硅通孔技術(TSV：Trough Silicon Via) 是新一代使堆疊的芯片能夠互連的技術，是目前熱門的關鍵技術之一。TSV 技術使得集成電路中芯片間的信號傳遞路徑更短，因此三維集成電路的運行速度更快，且不存在堆疊芯片數目的限制。

TSV技術是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，從而實現芯片之間互連的最新技術。與傳統集成電路封裝鍵合的疊加技術不同， TSV技術能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能，因此，TSV技術也被稱為三維(3D)TSV技術。TSV 技術的主要優勢為：具有最小的尺寸和重量，將不同種類的技術集成到單個封裝中，用短的垂直互連代替長的二維(2D)互連，降低寄生效應和功耗等。

然而，現有采用TSV技術形成的半導體結構的電學性能以及可靠性有待提高。

發明內容

本發明解決的問題是如何避免位于通孔底部和側壁表面的金屬層被刻蝕去除，提高形成的再分布層的質量，從而提高半導體結構的電學性能和可靠性。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底，在所述基底內形成有通孔；形成覆蓋于所述基底表面、通孔底部和側壁表面的金屬層；在所述金屬層表面形成苯并環丁烯層；在所述苯并環丁烯層表面形成光刻膠膜，所述光刻膠膜封閉所述通孔；對所述光刻膠膜進行烘烤處理；圖形化所述光刻膠膜形成光刻膠層，所述光刻膠層位于通孔上方；圖形化所述苯并環丁烯層，暴露出金屬層表面；以所述光刻膠層為掩膜，刻蝕所述暴露的金屬層直至暴露出基底表面，剩余的金屬層為再分布層；去除所述光刻膠層以及苯并環丁烯層。

可選的，所述光刻膠膜封閉所述通孔后，通孔內具有空氣。

可選的，在所述烘烤處理過程中，通孔內的空氣體積膨脹。

可選的，所述烘烤處理包括前烘處理以及后烘處理。

可選的，采用化學氣相沉積工藝形成所述苯并環丁烯層。

可選的，所述化學氣相沉積工藝的工藝參數為：反應原材料包括二乙烯基硅氧烷—雙苯并環丁烯，在100度至200度加熱環境下使所述反應原材料氣化，通過He、Ar或N₂作為載氣將氣化后的反應原材料引入反應腔室中，反應腔室溫度為300度至400度，反應腔室壓強為2托至5托。