[發明專利]具有電磁干擾屏蔽層的半導體封裝體、其制造方法

有效

• 申請號: 201410436314.6
• 申請日: 2014-08-29
• 公開（公告）號: CN104733444B
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 崔*柱;金宗鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L21/50
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

1.一種半導體封裝體，包括：

襯底，其包括絕緣層；

第一接地線，其包括沿著所述襯底的邊緣設置的第一內部接地線、和在所述第一內部接地線與所述襯底的側壁之間延伸的多個第一延伸接地線，所述多個第一延伸接地線包括暴露在所述襯底的側壁處的端部，并沿著所述襯底的邊緣而被所述絕緣層彼此間隔開；

芯片，其在所述襯底上；

模制構件，其被設置在所述襯底上以覆蓋所述芯片；以及

電磁干擾EMI屏蔽層，其覆蓋所述模制構件，所述EMI屏蔽層沿著所述襯底的側壁延伸，并且沿著所述襯底的外周交替地接觸所述多個第一延伸接地線的端部和所述絕緣層的側壁的暴露部分。

2.如權利要求1所述的半導體封裝體，其中，所述第一接地線被設置在所述襯底的頂表面上。

3.如權利要求2所述的半導體封裝體，還包括：

第二接地線，其被設置在所述襯底中；以及

第三接地線，其被設置在所述襯底的相對于所述頂表面的底表面上。

4.如權利要求3所述的半導體封裝體，

其中，所述第三接地線包括沿著所述襯底的邊緣設置的第三內部接地線、和在所述第三內部接地線與所述襯底的側壁之間延伸的多個第三延伸接地線；以及

其中，所述多個第三延伸接地線的端部被暴露在所述襯底的側壁處。

5.如權利要求4所述的半導體封裝體，其中，所述多個第三延伸接地線沿著所述襯底的邊緣而被所述絕緣層彼此間隔開。

6.如權利要求4所述的半導體封裝體，還包括：

阻焊層，其被附接至所述絕緣層和所述第三延伸接地線。

7.一種半導體封裝體，包括：

襯底，其包括絕緣層；

第一接地線，其包括沿著所述襯底的邊緣設置的第一內部接地線、和在所述第一內部接地線與所述襯底的側壁之間延伸的多個第一延伸接地線，所述第一延伸接地線包括暴露在所述襯底的側壁處的端部，并沿著所述襯底的邊緣而被所述絕緣層彼此間隔開；

第二接地線，其包括沿著所述襯底的邊緣設置的第二內部接地線、和在所述第二內部接地線與所述襯底的側壁之間延伸的多個第二延伸接地線，所述多個第二延伸接地線包括暴露在所述襯底的側壁處的端部，并沿著所述襯底的邊緣而被所述絕緣層彼此間隔開；

芯片，其在襯底上；

模制構件，其被設置在所述襯底上以覆蓋所述芯片；以及

電磁干擾EMI屏蔽層，其覆蓋所述模制構件并且沿著所述襯底的側壁延伸，所述EMI屏蔽層沿著所述襯底的外周交替地接觸所述多個第一延伸接地線的端部和所述多個第二延伸接地線的端部以及所述絕緣層的側壁的暴露部分。

8.如權利要求7所述的半導體封裝體，

其中，所述第一接地線被設置在所述襯底的頂表面上，以及

其中，所述第二接地線被設置在所述襯底中。

9.如權利要求7所述的半導體封裝體，還包括：

第三接地線，其被設置在所述襯底的與頂表面相對的底表面上。

10.如權利要求9所述的半導體封裝體，

其中，所述第三接地線包括沿著所述襯底的邊緣設置的第三內部接地線、和在所述第三內部接地線與所述襯底的側壁之間延伸的多個第三延伸接地線，所述第三延伸接地線包括暴露在所述襯底的側壁處的端部。

11.如權利要求10所述的半導體封裝體，其中，所述多個第三延伸接地線沿著所述襯底的邊緣而被所述絕緣層彼此間隔開。

12.如權利要求10所述的半導體封裝體，還包括：

阻焊層，其被附接至所述絕緣層和所述第三延伸接地線。