[發明專利]存儲器地址的測試方法及測試裝置

在審

• 申請號: 201410428598.4
• 申請日: 2014-08-27
• 公開（公告）號: CN104200847A
• 公開（公告）日: 2014-12-10
• 發明（設計）人: 柯遙
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明涉及存儲器測試技術領域，尤其涉及一種存儲器地址的測試方法及測試裝置。

背景技術

存儲器作為能夠存放數據、指令、程序等信息，并能根據需要讀取或存取這些信息的集成電路元器件，正得到越來越廣泛的應用。為了保證存儲器能夠穩定可靠地工作，需要對其進行許多必要的測試。大多數測試機臺，如Mosaid機臺，雖然可以對各種存儲器如DRAM或SRAM提供功能、時序等測試，但在進行測試時是依次對存儲器地址空間中的各個地址進行測試，不支持對存儲器地址空間中某些特定地址跳過的測試方式。具體來說，通常Mosaid機臺會將存儲器的地址空間劃分為前后兩部分，前半部分的地址和后半部分的地址分別從最小地址遍歷至最大地址來對每個地址進行測試，但如果想要跳過某些特定地址不對其測試，依據現有的測試機臺則無法實現。

因此，有必要提出一種存儲器測試方法，能夠實現利用測試機臺對存儲器空間地址進行測試的時候跳過特定地址。

發明內容

本發明的目的在于克服現有技術的缺陷，提供一種能夠跳過存儲器地址空間中特定地址的存儲器測試方法。

本發明是通過以下技術方案實現的：

一種存儲器地址的測試方法，其包括以下步驟：

S1：將所述存儲器的地址空間轉換為二進制的M位地址；

S2：指定所述二進制的M位地址中特定的N位均為1時或特定的N位均為0時所對應的地址為所述地址空間中需跳過測試的地址，M、N和M-N為正整數；

S3：將該N位地址分配至第一地址組，將剩余M-N位地址分配至第二地址組；

S4：將所述第一地址組的N位地址和所述第二地址組的M-N位地址按所述二進制的M位地址的位階順序，以特定規則對所述第一地址組和第二地址組遍歷以對對應的地址進行測試；

其中所述特定規則為：對于所述第一地址組，對除N位均為1或均為0的地址外的其他各地址進行遍歷；對于所述第二地址組，對全部地址進行遍歷。

優選的，對于所述第一地址組，當指定所述二進制的M位地址中N位均為1時對應的地址為需跳過測試的地址時，從該第一地址組的最小地址至僅小于最大地址的次最大地址依次遍歷，當指定所述二進制的M位地址中N位均為0時對應的地址為需跳過測試的地址時從該第一地址組的僅大于所述最小地址的次最小地址至所述最大地址依次遍歷。

優選的，對于所述第二地址組從其最小地址至其最大地址依次遍歷。

優選的，在所述第一地址組中，該特定的N位地址從低位至高位依次排列；在所述第二地址組中，該剩余的M-N位地址從低位至高位依次排列。

優選的，若步驟S2中指定所述二進制的M位地址中最高位為1時所對應的地址為需跳過測試的地址，該需跳過測試的地址為所述存儲器全部地址的第2^M/2～2^M-1個地址；若步驟S2中指定所述二進制的M位地址中最高位為0時所對應的地址為需跳過測試的地址，該需跳過測試的地址為所述存儲器全部地址的第0～2^M/2-1個地址。

優選的，若步驟S2中指定所述二進制的M位地址中最低位為1時所對應的地址為需跳過測試的地址，該需跳過測試的地址為所述存儲器全部地址的奇數位的地址；若步驟S2中指定所述二進制的M位地址中最低位為0時所對應的地址為需跳過測試的地址，該需跳過測試的地址為所述存儲器全部地址的偶數位的地址。

進一步的，本發明還提供了一種存儲器地址的測試裝置，包括：

轉換模塊，用于將所述存儲器的地址空間轉換為二進制的M位地址；

指定模塊，用于指定所述二進制的M位地址中特定的N位均為1時或特定的N位均為0時所對應的地址為所述地址空間中需跳過測試的地址，M、N和M-N為正整數；

分配模塊，用于將該特定的N位地址分配至第一地址組，將剩余M-N位地址分配至第二地址組；以及

測試模塊，用于將所述第一地址組的N位地址和所述第二地址組的M-N位地址按所述二進制的M位地址的位階順序，以特定規則對所述第一地址組和第二地址組遍歷并對對應的地址進行測試；其中所述特定規則為：對于所述第一地址組，對除N位均為1或均為0的地址外的其他各地址進行遍歷；對于所述第二地址組，對全部地址進行遍歷。