[發明專利]半導體工藝漲縮值的測試方法及裝置

有效

• 申請號: 201410426335.X
• 申請日: 2014-08-26
• 公開（公告）號: CN105448761B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 潘光燃;文燕;王焜;石金成;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

本發明實施例提供一種半導體工藝漲縮值的測試方法及裝置。該方法包括：獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值；依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值。本發明實施例通過測試獲得方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，同時通過條形電阻的設計寬度和條形電阻的設計長度，依據電路原理計算獲得條形電阻的寬度的工藝漲縮值，即采用電參數測試方法，不需要破壞性測試，便可準確計算出半導體工藝流程中各層圖形復制工藝的漲縮值。

技術領域

本發明實施例涉及半導體技術，尤其涉及一種半導體工藝漲縮值的測試方法及裝置。

背景技術

半導工藝是采取光刻、刻蝕、離子注入、擴散、薄膜等工藝步驟，將掩模版上的圖形依照光刻層次的序列一一復制到半導體晶圓上的制造過程。復制到晶圓上的這些圖形，經刻蝕、離子注入、擴散等工藝步驟，形成具有電阻特性的導體結構或介質特性的絕緣體結構，這些導體結構、絕緣體結構即組成半導體器件的最基本單元。

在實踐工藝中，掩模版上設計尺寸為w(單位：微米)的圖形，復制到晶圓上并非剛好等于w(單位：微米)，這就是常說的工藝漲縮。半導體工藝中的每一層圖形復制工藝，都會存在一定量的工藝漲縮，比如，在掩模版上設計寬度為1.0微米的多晶硅，經工藝加工復制到晶圓上的尺寸有可能為1.05微米，也即工藝漲縮值為+0.05微米。準確測試每一層圖形復制工藝的工藝漲縮值，對于監控工藝過程的質量穩定性具有意義。

現有技術通常采取解剖、測量半導體器件剖面結構的尺寸，從而測算出其工藝漲縮值，這種通過物理測量的方法在測試過程中存在一定的誤差，導致測量的準確度比較低。

發明內容

本發明實施例提供一種半導體工藝漲縮值的測試方法及裝置，以提高測量工藝漲縮值的準確度。

本發明實施例的一個方面是提供一種半導體工藝漲縮值的測試方法，包括：

獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，所述方塊電阻、所述接觸孔電阻與所述條形電阻在晶圓的同一圖層中；

依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值。

本發明實施例的另一個方面是提供一種半導體工藝漲縮值的測試裝置，包括：

測試模塊，用于獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，所述方塊電阻、所述接觸孔電阻與所述條形電阻在晶圓的同一圖層中；

計算模塊，用于依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值。

本發明實施例提供的半導體工藝漲縮值的測試方法及裝置，通過測試獲得方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，同時通過條形電阻的設計寬度和條形電阻的設計長度，依據電路原理計算獲得條形電阻的寬度的工藝漲縮值，即采用電參數測試方法，不需要破壞性測試，便可準確計算出半導體工藝流程中各層圖形復制工藝的漲縮值。

附圖說明

圖1為本發明實施例提供的半導體工藝漲縮值的測試方法流程圖；

圖2A為本發明另一實施例提供的半導體工藝漲縮值的測試方法適用的方塊電阻測試電路圖；

圖2B為本發明另一實施例提供的半導體工藝漲縮值的測試方法適用的接觸孔電阻測試電路圖；

圖2C為本發明另一實施例提供的半導體工藝漲縮值的測試方法適用的條形電阻測試電路圖；