[發明專利]半導體工藝漲縮值的測試方法及裝置

有效

• 申請號: 201410426335.X
• 申請日: 2014-08-26
• 公開（公告）號: CN105448761B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 潘光燃;文燕;王焜;石金成;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

1.一種半導體工藝漲縮值的測試方法，其特征在于，包括：

獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，所述方塊電阻、所述接觸孔電阻與所述條形電阻在晶圓的同一圖層中；

依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值；

所述依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值包括：

依據物理電路原理計算所述條形電阻的寬度的工藝漲縮值D，其中，L表示所述條形電阻的設計長度，W表示所述條形電阻的設計寬度,表示所述方塊電阻的阻值，表示所述接觸孔電阻的阻值，表示所述條形電阻兩端電壓與電流比值。

2.根據權利要求1所述的方法，其特征在于，所述方塊電阻的四個頂角或四個邊的各中心分別與第一導線相連，所述接觸孔電阻的兩端分別與第二導線相連，所述接觸孔電阻的拐點同時與兩條第三導線相連，所述條形電阻的兩端分別與第四導線相連，所述獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值包括：

向所述第一導線中相鄰的兩條第一導線加第一電流I1，測試所述第一導線中其它兩條第一導線之間的第一電壓V1；

依據所述第一電流I1和所述第一電壓V1獲得所述方塊電阻的阻值為

向任一所述第二導線和所述第二導線相鄰的第三導線加第二電流I2，測試另一所述第二導線和另一所述第三導線之間的第二電壓V2；

依據所述第二電流I2和所述第二電壓V2獲得所述接觸孔電阻的阻值為

向所述第四導線加第三電流I3，測試兩條所述第四導線之間的第三電壓V3；

依據所述第三電流I3和所述第三電壓V3獲得所述條形電阻兩端電壓與電流比值

3.根據權利要求2所述的方法，其特征在于，所述方塊電阻的四個頂角或四個邊的各中心分別通過接觸孔與第一導線相連，所述接觸孔電阻的兩端分別通過所述接觸孔與第二導線相連，所述接觸孔電阻的拐點通過所述接觸孔同時與兩條第三導線相連，所述條形電阻的兩端分別通過所述接觸孔與第四導線相連。

4.一種半導體工藝漲縮值的測試裝置，其特征在于，包括：

測試模塊，用于獲取方塊電阻的阻值、接觸孔電阻的阻值和條形電阻兩端電壓與電流比值，所述方塊電阻、所述接觸孔電阻與所述條形電阻在晶圓的同一圖層中；

計算模塊，用于依據所述方塊電阻的阻值、所述接觸孔電阻的阻值、所述條形電阻的設計寬度、所述條形電阻的設計長度，以及所述條形電阻兩端電壓與電流比值獲得所述條形電阻的寬度的工藝漲縮值；

所述計算模塊具體用于依據物理電路原理計算所述條形電阻的寬度的工藝漲縮值D，其中，L表示所述條形電阻的設計長度，W表示所述條形電阻的設計寬度，表示所述方塊電阻的阻值，表示所述接觸孔電阻的阻值，表示所述條形電阻兩端電壓與電流比值。

5.根據權利要求4所述的半導體工藝漲縮值的測試裝置，其特征在于，所述方塊電阻的四個頂角或四個邊的各中心分別與第一導線相連，所述接觸孔電阻的兩端分別與第二導線相連，所述接觸孔電阻的拐點同時與兩條第三導線相連，所述條形電阻的兩端分別與第四導線相連；

所述測試模塊具體用于向所述第一導線中相鄰的兩條第一導線加第一電流I1，測試所述第一導線中其它兩條第一導線之間的第一電壓V1；向任一所述第二導線和所述第二導線相鄰的第三導線加第二電流I2，測試另一所述第二導線和另一所述第三導線之間的第二電壓V2；向所述第四導線加第三電流I3，測試兩條所述第四導線之間的第三電壓V3；

所述計算模塊具體用于依據所述第一電流I1和所述第一電壓V1獲得所述方塊電阻的阻值為依據所述第二電流I2和所述第二電壓V2獲得所述接觸孔電阻的阻值為依據所述第三電流I3和所述第三電壓V3獲得所述條形電阻兩端電壓與電流比值

6.根據權利要求5所述的半導體工藝漲縮值的測試裝置，其特征在于，所述方塊電阻的四個頂角或四個邊的各中心分別通過接觸孔與第一導線相連，所述接觸孔電阻的兩端分別通過所述接觸孔與第二導線相連，所述接觸孔電阻的拐點通過所述接觸孔同時與兩條第三導線相連，所述條形電阻的兩端分別通過所述接觸孔與第四導線相連。