[發明專利]一種基于欠采樣技術鎖相環長周期抖動片上測量電路

有效

• 申請號: 201410422608.3
• 申請日: 2014-08-25
• 公開（公告）號: CN104158542B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 許浩博;蔡志匡;徐亮;任力爭;楊軍
• 申請（專利權）人: 東南大學
• 主分類號: H03L7/18
• 分類號: H03L7/18;G01R31/28
• 代理公司: 南京蘇高專利商標事務所(普通合伙)32204
• 代理人: 柏尚春

技術領域

本發明涉及一種基于欠采樣技術鎖相環長周期抖動片上測量電路，屬于鎖相環片上抖動測量領域。

背景技術

鎖相環作為時鐘電路重要組成部分，已經成為超大規模集成電路(VLSI)中不可缺少的知識產權模塊。時鐘抖動是鎖相環的重要參數之一，時鐘抖動值必須在設計范圍之內，否則會導致系統性能降低等一系列問題，因此無論在設計階段還是在量產測試階段鎖相環抖動測試顯得越來越重要。傳統鎖相環抖動測試采用片外接測試設備的方法，然而隨著時鐘頻率提高，傳統的片外測試抖動方法不僅測試價格昂貴，測試時間長，而且測試精度也無法得到保證，已經不能滿足現代測試需求。為降低測試費用、簡化測試流程、提高測量精度，基于內建自測試的鎖相環片上抖動測試技術(BIJM)逐漸被引入到鎖相環抖動測試應用領域中。

常見的BIJM方法有游標延時鏈(Vernier?delay?line，VDL)、游標振蕩器(Vernier?oscillator，VRO)、欠采樣等。基于VDL電路采用延時鎖定環(Delay-Locked?Loop，DLL)穩定分辨率的時間數字轉換器(Time-digital?converter，TDC)結構，該方法測量分辨率較高，但存在芯片面積消耗大、對延時單元線性匹配度要求高等缺點。基于VRO結構的自參考抖動測量電路，利用兩個環形振蕩器之間的頻率差量化待測信號的抖動，可以減小電路面積開銷，消除對理想參考時鐘的依賴，但環形振蕩器自身輸出會受到電源噪聲等非理想因素影響而引入抖動，易造成測量結果存在誤差。傳統基于欠采樣的片上抖動測量方法測量分辨率高，全數字實現，結構簡單，可移植性強，測量結果受工藝偏差影響小且無需校準，但抖動測量成分較為單一，未考慮鎖相環長周期抖動測量。

發明內容

發明目的：為克服現有基于欠采樣抖動測量技術無法測量長周期抖動的缺點不足，本發明的目的在于設計一種基于欠采樣技術鎖相環長周期抖動片上測量電路，實現了對鎖相環高頻輸出信號的長周期抖動測量。

技術方案：為解決上述技術問題，本發明采用如下技術方案：

一種基于欠采樣技術鎖相環長周期抖動片上測量電路，包括欠采樣實現電路、控制電路、移位寄存器A、二選一MUX、移位寄存器B和CDF合成電路；

鎖相環輸出信號和采樣信號接入至欠采樣實現電路中，采樣信號同時為系統時鐘，由欠采樣實現電路輸出的信號分別接入控制電路、移位寄存器A和二選一MUX；

控制電路的輸出信號Select為二選一MUX的選通信號，控制電路的輸出信號CDF_en_a和CDF_en_b分別接入移位寄存器A和移位寄存器B，分別作為移位寄存器A和移位寄存器B輸出信號Shift_a和Shift_b的觸發控制信號；

二選一MUX的輸出信號接入至移位寄存器B中，移位寄存器A和移位寄存器B中的每一位都接入CDF合成電路，CDF合成電路的測量輸出結果通過信號Shift_out輸出。

上述鎖相環輸出信號指被測信號。

本申請在不破壞鎖相環閉環回路的基礎上，將鎖相環輸出信號接入欠采樣電路中，欠采樣輸出信號通過基于欠采樣技術長周期抖動測量電路進行數據處理并生成累計分布函數圖。

上述移位寄存器A和移位寄存器B的位數相等，且均可以覆蓋欠采樣實現電路的輸出信號邊沿與理想輸出信號邊沿之間出現的最大偏差。

移位寄存器A和移位寄存器B中的每個觸發器的輸出端都接入CDF合成電路。

上述基于欠采樣技術鎖相環長周期抖動片上測量電路，通過周期對齊欠采樣后處理技術得到被測信號長周期抖動。周期對齊欠采樣后處理具體如下：被測信號中的抖動，在欠采樣實現電路輸出的信號中會產生不穩定跳變位；同時由于長周期抖動的影響，此時信號與無抖動信號相比會有偏差；將信號邊沿區域按照其周期對齊后，在邊沿區域內測量出信號與理想信號之間的偏移，即抖動。

上述方法即為周期對齊方法。將周期對齊處理后的邊沿區域累加，可以得到長周期抖動的CDF，通過分析CDF，可以得到抖動的均方根值。