[發明專利]封裝結構的制法

有效

• 申請號: 201410421722.4
• 申請日: 2014-08-25
• 公開（公告）號: CN105405775B
• 公開（公告）日: 2018-11-27
• 發明（設計）人: 陳彥亨;詹慕萱;紀杰元
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/60
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種封裝結構的制法，先提供一包覆至少一電子元件的封裝層，再形成一定型層于該封裝層上，且該定型層具有開口，之后形成通孔于該開口中的封裝層的第一表面上，最后形成導電體于該通孔中，以藉由該定型層的設計，能避免該通孔的孔形變形。

技術領域

本發明涉及一種封裝制程，特別是關于一種具電子元件的封裝結構的制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂開發出不同的立體封裝技術，例如，扇出式封裝堆迭(Fan Out Package on package，簡稱FO PoP)等，以配合各種晶片上大幅增加的輸入/出埠數量，進而將不同功能的積體電路整合于單一封裝結構，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆迭設計達到系統的整合，適合應用于輕薄型各種電子產品。

圖1A至圖1F為現有封裝堆迭裝置的其中一半導體封裝件1的制法的剖面示意圖。

如圖1A所示，設置一如晶片的半導體元件10于一第一承載件11的熱化離形層110上，再形成一封裝層13于該離形層110上以包覆該半導體元件10。

如圖1B所示，將具有銅箔120的第二承載件12設于該封裝層13上。

如圖1C所示，移除該第一承載件11及其熱化離形層110，以露出該半導體元件10與封裝層13。

如圖1D所示，以激光方式形成多個通孔130于該半導體元件10周邊的封裝層13上。

如圖1E所示，藉由該銅箔120電鍍導電材料于該些通孔130中，以形成導電柱14，再于該封裝層13上形成多個線路重布層(redistribution layer，簡稱RDL)15，以令該線路重布層15電性連接該導電柱14與該半導體元件10的電極墊100。

如圖1F所示，移除該第二承載件12，再利用該銅箔120進行圖案化線路制程，以形成一線路構造16，之后再進行切單制程。

惟，現有半導體封裝件1的制法中，因以激光方式形成多個通孔130，所以激光的熱效應會造成該通孔130的壁面130a燒焦，且在清理該通孔130時會造成其壁面130a崩塌而呈現孔形不佳，如圖1D’所示，以致于當電鍍制作該導電柱14時，電鍍品質不佳，因而造成良率過低及產品可靠度不佳等問題。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明的目的為提供一種封裝結構的制法，能避免該通孔的孔形變形。

本發明的封裝結構的制法，包括：提供一包覆至少一電子元件的封裝層，該封裝層具有相對的第一表面及第二表面，且該電子元件具有相對的作用面與非作用面，令該電子元件嵌埋于該封裝層的第一表面；形成一定型層于該封裝層的第一表面上，且該定型層具有至少一開口，以令該封裝層的部分第一表面外露于該開口；形成通孔于該開口中的封裝層的第一表面上，且該通孔連通該封裝層的第一及第二表面；以及形成導電體于該通孔中。

前述的制法中，該封裝層以模封制程或壓合制程形成者。

前述的制法中，該電子元件的作用面齊平該封裝層的第一表面。

前述的制法中，于形成該定型層之前，形成導電層于該封裝層的第二表面上。例如，于形成該導電體之后，于該導電層上制作線路構造，且該線路構造電性連接該導電體。該導電層為金屬層。

前述的制法中，該定型層為金屬層。。

前述的制法中，形成該通孔的方式為激光、機械鉆孔或蝕刻方式。