[發(fā)明專利]基體鰭式場效晶體管不依賴柵極長度的氣孔上覆硅架構(gòu)

有效

• 申請?zhí)枺?/td>: 201410415235.7
• 申請日: 2014-08-21
• 公開（公告）號: CN104425284B
• 公開（公告）日: 2017-10-13
• 發(fā)明（設(shè)計）人: M·K·阿卡瓦爾達;A·P·雅各布
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/02;H01L21/762
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司11314
• 代理人: 程偉,王錦陽

技術(shù)領(lǐng)域

本揭露大致上涉及用于制造集成電路的方法，尤指涉及用于制造具有鰭式場效晶體管(FinFET)裝置在基體基板(bulk substrate)上而通道區(qū)域與該基板隔絕的集成電路的方法。

背景技術(shù)

當(dāng)集成電路的臨界尺寸(critical dimensions)持續(xù)縮小時，平面與非平面晶體管結(jié)構(gòu)都面臨的共通難點是源極至漏極漏電流(source-to-drain leakage)。通常，環(huán)形(halo)或擊穿(punchthrough)植入物被使用作為鄰近或位于該通道區(qū)域下的反摻雜(counterdoped)區(qū)域，以最小化源極至漏極漏電流。然而，這類植入物的形式通常導(dǎo)致該通道區(qū)域的不良摻雜或是傷害。進一步來說，這些植入物經(jīng)常不足以抑制源極至漏極漏電流。

一種用于抑制平面晶體管結(jié)構(gòu)中的源極至漏極漏電流的程序(process)為使用“氣孔上覆硅”(silicon-on-nothing)或“SON”技術(shù)以形成位于柵極下的絕緣體。迄今為止，這樣的程序一直無法有效地用于非平面多柵極(multigate)場效晶體管裝置，于本文一般稱為FinFET。該平面SON程序該晶體管通道材料下形成空隙(void)，同時從上方利用已形成的柵極錨固(anchoring)該晶體管通道材料。但是，對于基體FinFET而言，在SON程序空隙形成期間于晶體管通道材料上方的柵極會導(dǎo)致數(shù)個缺點，包括依賴柵極長度的移除(removal)程序。

因此，需要提供用于制造具有減低源極至漏極漏電流的FinFET裝置的集成電路的方法。進一步來說，需要提供用于制造具有通道區(qū)域與基板隔絕的基體FinFET晶體管的方法。也需要提供使用不依賴柵極長度的蝕刻制程用于制造形成空隙于主動通道區(qū)域下的基體FinFET晶體管的方法。更進一步來說，從后述的實施方式以及隨附的權(quán)利要求書，配合所附圖式以及前述的技術(shù)領(lǐng)域和背景技術(shù)，其他需要的特征以及特性將變得顯而易見。

發(fā)明內(nèi)容

提供用于制造集成電路以及具有隔離的通道區(qū)域的FinFET晶體管的方法。根據(jù)示范實施例，一種用于制造集成電路的方法包括形成鰭式結(jié)構(gòu)覆蓋于半導(dǎo)體基板上。每個鰭式結(jié)構(gòu)包括通道材料并且從第一末端到第二末端朝縱向延伸。該方法使用STI區(qū)域作為用于懸掛的鰭式結(jié)構(gòu)(suspended fin structure)的錨固材料。該方法包括凹陷(recessing)該錨固材料以形成鄰接該鰭式結(jié)構(gòu)的溝槽(trench)，以及該錨固材料與每個鰭式結(jié)構(gòu)的該第一末端以及該第二末端維持接觸。該方法進一步包括以不依賴柵極長度的蝕刻程序(etching process)于該半導(dǎo)體基板以及每個鰭式結(jié)構(gòu)的通道材料間形成空隙，其中，每個鰭式結(jié)構(gòu)的通道材料懸掛在該半導(dǎo)體基板上方。

提供用于制造集成電路以及具有隔離的通道區(qū)域的FinFET晶體管的方法。根據(jù)一個實施例，一種用于制造集成電路的方法包括形成鰭部覆蓋于半導(dǎo)體基板上，其中，該鰭部包括通道材料。該方法以不依賴柵極長度的犧牲蝕刻程序于該通道材料以及該半導(dǎo)體基板間形成空隙，以隔離該通道材料。該方法進一步包括在形成該空隙后，形成覆蓋在該鰭部上的柵極結(jié)構(gòu)。

根據(jù)另一實施例，提供用于制造集成電路的方法。用于制造集成電路的該方法包括形成鰭部覆蓋在半導(dǎo)體基板上。該鰭部包括具有側(cè)壁(sidewall)的犧牲層以及覆蓋在該犧牲層上的通道材料。該方法包括蝕刻通過該犧牲層的側(cè)壁以及于該通道材料以及該半導(dǎo)體基板間形成空隙于該鰭部中。進一步來說，該方法包括沉積介電材料于該空隙，以產(chǎn)生于該通道材料下的絕緣區(qū)塊。

附圖說明

以下將配合所附圖式描述用于制造集成電路以及具有通道區(qū)域隔離的FinFET的方法的實施例，其中，相同的元件符號表示相同的元件，以及其中：

圖1-11為根據(jù)范例實施例圖示集成電路的一部分以及用于制造該集成電路的方法，其中：

圖1、圖2、圖4-圖9以及圖11為以剖面圖圖示該集成電路的一部分以及圖1-圖11的方法的步驟；

圖3為圖2的集成電路中繪示該鰭式結(jié)構(gòu)的末端的部分的俯視圖；以及

圖10為圖8的集成電路中繪示該鰭式結(jié)構(gòu)的通道區(qū)域的支撐的部分的俯視圖；以及

圖12-圖13以及圖14-圖15為以剖面圖圖示用于形成柵極結(jié)構(gòu)在圖9以及圖10的集成電路的該部分上方的程序的兩個實施例。

符號說明

100集成電路

102半導(dǎo)體基板

104上表面

106犧牲層

108通道材料