[發明專利]一種抗單粒子輻射效應的加固鎖存器電路

在審

• 申請號: 201410412231.3
• 申請日: 2014-08-20
• 公開（公告）號: CN104202037A
• 公開（公告）日: 2014-12-10
• 發明（設計）人: 梁華國;王志;黃正峰;蔣翠云;閆愛斌;易茂祥;吳悠然
• 申請（專利權）人: 合肥工業大學
• 主分類號: H03K19/094
• 分類號: H03K19/094;H03K3/3565
• 代理公司: 安徽合肥華信知識產權代理有限公司 34112
• 代理人: 余成俊

技術領域

????本發明涉及微電子集成電路技術領域，尤其涉及一種抗單粒子輻射效應的加固鎖存器電路。

背景技術

集成電路進入到納米級工藝后，隨著半導體工藝尺寸的不斷縮小，供電電壓的不斷降低，導致電路的節點電容不斷減小，從而使電路節點的邏輯狀態發生翻轉所需要的電荷量（臨界電荷）也隨之降低，電路越發容易受到太空中的重離子、α粒子、中子和質子等高能粒子引起的單粒子效應的影響。

單粒子效應是指高能帶電粒子在穿過微電子器件的靈敏區時能量沉積，產生大量的電子—空穴對，這些電子空穴對能夠被半導體器件敏感的反偏PN結所收集，從而使電路節點發生瞬態故障的現象。如果瞬態故障產生于時序電路中的內部狀態節點上并造成該節點的邏輯狀態翻轉，稱為SEU;?如果瞬態故障在組合電路中產生并傳播，稱為SET，若產生的SET被時序單元捕獲也稱SEU。

在航空航天領域，集成電路長時間工作于高能粒子、宇宙射線大量存在的空間環境，這對電路的可靠性提出了很高的要求。由于鎖存器是時序電路中使用最多的單元之一，因此，針對鎖存器的抗輻射加固很有現實意義，這直接決定了整個集成電路的抗輻射能力。

目前，針對鎖存器的抗輻射加固技術主要從抗SET和抗SEU兩方面進行加固設計。在抗上游組合邏輯電路傳來的SET方面，主要有兩類鎖存器加固技術：一類是在標準靜態鎖存器前增加延遲單元和C單元來屏蔽SET，這類加固方案屏蔽SET的能力過度依賴于延遲單元的延遲大小；另一類是通過采用施密特觸發器所具有的遲滯效應來達到屏蔽SET的目的，其優點是開銷小，不需要引入額外的延遲單元，但其屏蔽SET脈沖的寬度有限。在鎖存器自身的抗SEU方面，比較經典的就是DICE（Dual-Interlocked?storage?Cell）加固方案，其優點是其內部任一節點發生SEU都能通過其他節點恢復過來。但DICE結構無法屏蔽上游組合邏輯傳播過來的SET，而且隨著半導體工藝的不斷進步，受到較大的能量的輻射粒子影響后其抗SEU性能減弱。因此，針對鎖存器的抗單粒子效應方面，綜合以前加固方案中的優缺點，提出一種新的具有較小性能開銷的加固鎖存器結構具有重要意義。

發明內容

本發明目的就是為了彌補已有技術的缺陷，提供一種抗單粒子輻射效應的加固鎖存器電路。

本發明是通過以下技術方案實現的：

????一種抗單粒子輻射效應的加固鎖存器電路，包括有第一傳輸門單元、第二傳輸門單元、施密特反相器、常規輸入分離反相器、第一輸入分離鐘控反相器、第二輸入分離鐘控反相器、延遲電路和Muller?C單元電路，第一傳輸門單元和第二傳輸門單元的信號輸入端同時與數據輸入信號D端口相連接；第一傳輸門單元的輸出分別與施密特反相器的第一信號輸入端in31、常規輸入分離反相器的第二信號輸入端in42和第一輸入分離鐘控反相器的輸出端out5相連接；第二傳輸門單元的輸出分別與施密特反相器的第二信號輸入端in32、常規輸入分離反相器的第一信號輸入端in41和第二輸入分離鐘控反相器的輸出端out6相連接；施密特反相器的信號輸出端out3分別與第一輸入分離鐘控反相器的第二信號輸入端in52、第二輸入分離鐘控反相器的第一信號輸入端in61和延遲電路的信號輸入端in7相連接；常規輸入分離反相器的信號輸出端out4分別與第一輸入分離鐘控反相器的第一信號輸入端in51、第二輸入分離鐘控反相器的第二信號輸入端in62以及Muller?C單元電路的第二信號輸入端in82相連接；延遲電路的信號輸出端out7與Muller?C單元電路的第一信號輸入端in81相連接；Muller?C單元電路的信號輸出端out8為數據輸出端Q端口。

所述的第一傳輸門單元和第二傳輸門單元均是由一個PMOS管和一個NMOS管構成的，所述的兩個MOS管的源極相連作為傳輸門的輸入連接數據輸入信號D端口，漏極相連作為傳輸門的輸出端，柵極分別接時鐘控制信號CLK和時鐘控制信號CLKB。