[發(fā)明專利]通用串行外圍接口

有效

• 申請(qǐng)?zhí)枺?/td>: 201410404682.2
• 申請(qǐng)日: 2014-08-18
• 公開（公告）號(hào): CN104424154B
• 公開（公告）日: 2019-09-10
• 發(fā)明（設(shè)計(jì)）人: N·J·思朋斯;J·R·芬德;M·L·法拉瑟
• 申請(qǐng)（專利權(quán)）人: 恩智浦美國(guó)有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 郭思宇

技術(shù)領(lǐng)域

本發(fā)明一般地涉及總線接口裝置及用于電子系統(tǒng)的方法。更具體地說(shuō)，本發(fā)明涉及用于提供也能夠接口連接除了SPI的各種接口的可重新配置的SPI(串行外圍接口)總線的系統(tǒng)及方法。

背景技術(shù)

串行數(shù)據(jù)總線廣泛應(yīng)用于電子應(yīng)用，例如汽車電子、電腦、手持裝置、慣性導(dǎo)航系統(tǒng)、家用電器、消費(fèi)電子產(chǎn)品、保護(hù)系統(tǒng)、以及許多其它工業(yè)、科學(xué)、工程和便攜式系統(tǒng)。這種串行數(shù)據(jù)總線可被用于允許在給定裝置中的各種電子電路之間、在各種外圍裝置和系統(tǒng)內(nèi)的主裝置以及在較大系統(tǒng)內(nèi)的多個(gè)系統(tǒng)之間通信和共享數(shù)據(jù)。SPI(串行外圍接口)是一種特定類型的被開發(fā)以有助于以一種串行方式進(jìn)行數(shù)據(jù)和信息的通信的串行數(shù)據(jù)總線系統(tǒng)和協(xié)議。SPI給簡(jiǎn)單的外圍裝置提供了同步四線接口，并已被許多公司采用以允許例如外圍裝置的連接。

附圖說(shuō)明

結(jié)合附圖(不一定按比例繪制)并參閱詳細(xì)說(shuō)明書以及權(quán)利要求，對(duì)本發(fā)明可以有比較完整的理解。其中在附圖中，類似的參考符號(hào)表示相同的元件，以及：

圖1顯示了根據(jù)一個(gè)實(shí)施例所教之內(nèi)容配置的通用SPI裝置的方框圖；

圖2A顯示了在SPI模式中配置的圖1的通用SPI裝置的方框圖；

圖2B顯示了圖2A的通用SPI裝置的代表時(shí)序圖；

圖3A顯示了在DSA模式中配置的圖1的通用SPI裝置的方框圖；

圖3B顯示了圖3A的通用SPI裝置的代表時(shí)序圖；

圖4A顯示了在具有改進(jìn)抗擾度的DSA模式中配置的圖1的通用SPI裝置的方框圖；

圖4B顯示了圖4A的通用SPI裝置的代表時(shí)序圖；

圖5A顯示了在移位寄存器模式中配置的圖1的通用SPI裝置的方框圖；

圖5B顯示了圖5A的通用SPI裝置的代表時(shí)序圖；

圖6A顯示了在具有改進(jìn)抗擾度的移位寄存器模式中配置的圖1的通用SPI裝置的方框圖；

圖6B顯示了圖6A的通用SPI裝置的代表時(shí)序圖；

圖7顯示了根據(jù)替代實(shí)施例所教之內(nèi)容配置的通用SPI裝置的方框圖。

具體實(shí)施方式

能夠連接到SPI總線并且在其上運(yùn)行的SPI外圍裝置通常有四個(gè)SPI信號(hào)引腳：SDI、SDO、SSB和SCLK。SDI，縮寫為“串行數(shù)據(jù)輸入”，是到外圍裝置的串行數(shù)據(jù)輸入，它通常從存在于SPI總線上的SPI主控制器接收它的信號(hào)。SDO，縮寫為“串行數(shù)據(jù)輸出”，是從SPI外圍裝置的輸出。它通常是三態(tài)的(也就是說(shuō)，它不提供任何輸出和源或匯(漏)(sink)任何電流)，除非SSB信號(hào)(下面討論)為低。在這種情況下(SSB為低)，SDO給SPI總線提供數(shù)據(jù)輸出。通過(guò)以這種方式操作，多個(gè)SPI外圍輸出可以在同一時(shí)間被連接到SPI總線，而不會(huì)導(dǎo)致信號(hào)干擾。SSB，縮寫為“從屬選擇匯流條”，當(dāng)主控制器希望與SPI外圍進(jìn)行通信時(shí)，被SPI主控制器拉到低。當(dāng)SSB為高時(shí)，外圍SPI裝置忽略SDI和SCLK線(SCLK將在下面討論)上的所有信號(hào)，并且如上所述，SDO是三態(tài)的。SCLK，縮寫為“串行時(shí)鐘”由SPI主控制器提供給SPI總線上的SPI外圍裝置。當(dāng)SPI外圍(或從屬)裝置通過(guò)將其SSB輸入拉低而被啟用時(shí)，它將在SCLK信號(hào)上升沿上通過(guò)SDI輸入計(jì)時(shí)數(shù)據(jù)，并隨后在SCLK信號(hào)下降沿上通過(guò)SDO引腳輸出數(shù)據(jù)。在這種情況下，在SDI輸入上提供的數(shù)據(jù)必須在SCLK信號(hào)上升沿之前穩(wěn)定，并且必須在上升時(shí)鐘沿之后的一個(gè)特定保持時(shí)間段上保持不變(但假設(shè)此保持時(shí)間達(dá)到，該數(shù)據(jù)被允許在下降時(shí)鐘沿之前改變)。通過(guò)在SCLK信號(hào)上升時(shí)鐘沿計(jì)時(shí)數(shù)據(jù)，并且在SCLK信號(hào)下降沿計(jì)時(shí)數(shù)據(jù)，當(dāng)多個(gè)SPI外圍裝置被串聯(lián)放置時(shí)，可避免時(shí)序問(wèn)題。