[發(fā)明專利]通用串行外圍接口有效
| 申請(qǐng)?zhí)枺?/td> | 201410404682.2 | 申請(qǐng)日: | 2014-08-18 |
| 公開(公告)號(hào): | CN104424154B | 公開(公告)日: | 2019-09-10 |
| 發(fā)明(設(shè)計(jì))人: | N·J·思朋斯;J·R·芬德;M·L·法拉瑟 | 申請(qǐng)(專利權(quán))人: | 恩智浦美國有限公司 |
| 主分類號(hào): | G06F13/40 | 分類號(hào): | G06F13/40 |
| 代理公司: | 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038 | 代理人: | 郭思宇 |
| 地址: | 美國得*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 通用 串行 外圍 接口 | ||
1.一種通用串行總線接口裝置,包括:
第一鎖存器,包括第一數(shù)據(jù)輸入、時(shí)鐘輸入、鎖存器使能輸入和第一數(shù)據(jù)輸出;所述第一鎖存器被配置為:當(dāng)使能信號(hào)存在于所述鎖存器使能輸入時(shí),鎖存存在于所述第一數(shù)據(jù)輸入上的數(shù)據(jù)并且響應(yīng)于在所述時(shí)鐘輸入提供的信號(hào)在所述第一數(shù)據(jù)輸出上提供該數(shù)據(jù);
第二鎖存器,包括時(shí)鐘輸入、電耦合于所述第一鎖存器的所述鎖存器使能輸入的鎖存器使能輸入、第二數(shù)據(jù)輸出和電耦合于所述第一鎖存器的所述第一數(shù)據(jù)輸出的第二數(shù)據(jù)輸入,所述第二鎖存器被配置為:當(dāng)使能信號(hào)存在于所述鎖存器使能輸入時(shí),響應(yīng)于在所述時(shí)鐘輸入提供的信號(hào),鎖存存在于所述第二數(shù)據(jù)輸入上的數(shù)據(jù)并且在所述第二數(shù)據(jù)輸出上提供該數(shù)據(jù);以及
第三鎖存器,包括時(shí)鐘輸入、第三數(shù)據(jù)輸出和電耦合于所述第二鎖存器的所述第二數(shù)據(jù)輸出的第三數(shù)據(jù)輸入,所述第三鎖存器被配置為響應(yīng)于在所述時(shí)鐘輸入提供的信號(hào),鎖存存在于所述第三數(shù)據(jù)輸入上的數(shù)據(jù)并且在所述第三數(shù)據(jù)輸出上提供該數(shù)據(jù),其中在所述第三數(shù)據(jù)輸出上提供的數(shù)據(jù)相對(duì)于在所述第二鎖存器的所述第二數(shù)據(jù)輸出上提供的數(shù)據(jù)被時(shí)間延遲,并且其中所述第一鎖存器、第二鎖存器和第三鎖存器的時(shí)鐘輸入被電耦合以共享相同的時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的通用串行總線接口裝置,還包括第一緩沖器,所述第一緩沖器包括第一緩沖器數(shù)據(jù)輸出、第一緩沖器控制輸入和電耦合于所述第二鎖存器的所述第二數(shù)據(jù)輸出的第一緩沖器數(shù)據(jù)輸入,其中所述第一緩沖器被配置以響應(yīng)于存在于所述第一緩沖器控制輸入的信號(hào),在所述第一緩沖器數(shù)據(jù)輸出提供存在于所述第二鎖存器的所述第二數(shù)據(jù)輸出上的數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的通用串行總線接口裝置,還包括第二緩沖器,所述第二緩沖器包括第二緩沖器數(shù)據(jù)輸出、第二緩沖器控制輸入和電耦合于所述第三鎖存器的所述第三數(shù)據(jù)輸出的第二緩沖器數(shù)據(jù)輸入,其中所述第二緩沖器被配置以響應(yīng)于存在于所述第二緩沖器控制輸入的信號(hào),在所述第三緩沖器數(shù)據(jù)輸出提供存在于所述第三鎖存器的所述第三數(shù)據(jù)輸出上的數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的通用串行總線接口裝置,還包括第二緩沖器,所述第二緩沖器包括第二緩沖器數(shù)據(jù)輸出、第二緩沖器控制輸入和電耦合于所述第三鎖存器的所述第三數(shù)據(jù)輸出的第二緩沖器數(shù)據(jù)輸入,其中所述第二緩沖器被配置以響應(yīng)于存在于所述第二緩沖器控制輸入的信號(hào),在所述第三緩沖器數(shù)據(jù)輸出提供存在于所述第三鎖存器的所述第三數(shù)據(jù)輸出上的數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的通用串行總線接口裝置器件,還包括第四映像鎖存器,所述第四映像鎖存器包括時(shí)鐘輸入、第四數(shù)據(jù)輸出和電耦合于所述第一鎖存器的所述第一數(shù)據(jù)輸出的第四數(shù)據(jù)輸入,所述第四映像鎖存器被配置以響應(yīng)于在所述第四映像鎖存器的所述時(shí)鐘輸入提供的信號(hào),鎖存存在于所述第四數(shù)據(jù)輸入的數(shù)據(jù)并且在所述第四數(shù)據(jù)輸出上提供該數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的通用串行總線接口裝置,還包括多路復(fù)用器,所述多路復(fù)用器具有選擇輸入、電耦合于所述第二鎖存器的所述第二數(shù)據(jù)輸出的第一多路復(fù)用器輸入、電耦合于所述第三鎖存器的所述第三數(shù)據(jù)輸出的第二多路復(fù)用器輸入和多路復(fù)用器輸出,其中所述多路復(fù)用器被配置以應(yīng)于存在于所述選擇輸入的信號(hào),在所述多路復(fù)用器輸出提供存在于所述第一多路復(fù)用器輸入的數(shù)據(jù)和存在于所述第二多路復(fù)用器輸入的數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述的通用串行總線接口裝置,還包括第五映像鎖存器,所述第五映像鎖存器包括電耦合于所述第四映像鎖存器的所述時(shí)鐘輸入的時(shí)鐘輸入、第五數(shù)據(jù)輸出和電耦合于所述第二鎖存器的所述第二數(shù)據(jù)輸出的第五數(shù)據(jù)輸入,所述第五映像鎖存器被配置以響應(yīng)于提供在所述時(shí)鐘輸入的信號(hào),鎖存存在于所述第五數(shù)據(jù)輸入上的數(shù)據(jù)并且在所述第五數(shù)據(jù)輸出上提供該數(shù)據(jù)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于恩智浦美國有限公司,未經(jīng)恩智浦美國有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410404682.2/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 串行式內(nèi)存的直接執(zhí)行系統(tǒng)及方法
- 模塊化對(duì)象串行化體系結(jié)構(gòu)
- 用于高速數(shù)據(jù)輸入/輸出的半導(dǎo)體存儲(chǔ)器件
- 對(duì)串行信號(hào)進(jìn)行測(cè)試的數(shù)據(jù)處理設(shè)備及方法
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 通用串行總線主機(jī)、設(shè)備及信息傳輸方法
- 串行閃存控制器、串行閃存及其執(zhí)行的方法
- 一種微控制器的串行接口與仿真調(diào)試接口復(fù)用方法及裝置
- 信號(hào)傳輸系統(tǒng)





