[發(fā)明專利]一種計算機主板PCI總線監(jiān)控裝置

無效

• 申請?zhí)枺?/td>: 201410392387.X
• 申請日: 2014-08-12
• 公開（公告）號: CN105335319A
• 公開（公告）日: 2016-02-17
• 發(fā)明（設(shè)計）人: 李洋;陳剛;楊樹峰;李濤;肖劍林;李華清
• 申請（專利權(quán)）人: 陜西銀河景天電子有限責(zé)任公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 西安利澤明知識產(chǎn)權(quán)代理有限公司 61222
• 代理人: 段國剛

技術(shù)領(lǐng)域

本發(fā)明涉及一種計算機主板PCI總線監(jiān)控裝置。

背景技術(shù)

目前，PCI總線協(xié)議監(jiān)控裝置主要是監(jiān)控測量計算機主板PCI總線正常發(fā)送數(shù)據(jù)到目標(biāo)設(shè)備的時序和目標(biāo)設(shè)備正常回送數(shù)據(jù)到計算機主板PCI總線時的時序是否符合PCI總線協(xié)議的標(biāo)準(zhǔn)，而不能對目標(biāo)設(shè)備錯誤回送數(shù)據(jù)到計算機主板PCI總線的時序進行監(jiān)控及測量。因此，目前PCI總線協(xié)議監(jiān)控裝置不能確定計算機主板是否能對PCI設(shè)備錯誤時序的數(shù)據(jù)傳輸做出相應(yīng)的響應(yīng)。

故開發(fā)出一種既能對計算機主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序進行監(jiān)控及測量、又能對目標(biāo)設(shè)備錯誤回送數(shù)據(jù)到計算機主板PCI總線的時序進行監(jiān)控及測量的PCI總線協(xié)議監(jiān)控裝置對于計算機產(chǎn)業(yè)的諸如研發(fā)或制造等方面有著一定的重要意義。

發(fā)明內(nèi)容

為解決上述現(xiàn)有的缺點，本發(fā)明的主要目的在于提供一種實用的計算機主板PCI總線監(jiān)控裝置，即可對計算機主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序進行監(jiān)控及測量，還可對目標(biāo)設(shè)備錯誤回送數(shù)據(jù)到計算機主板PCI總線的時序進行監(jiān)控及測量。

為達成以上所述的目的，本發(fā)明的一種計算機主板PCI總線監(jiān)控裝置采取如下技術(shù)方案：

一種計算機主板PCI總線監(jiān)控裝置，包括PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗指令模塊、參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊、先進先出電路緩存模塊、直接存儲器存取模塊、時序檢測邏輯控制模塊、液晶控制和顯示模塊、內(nèi)存控制模塊、內(nèi)存模塊、錯誤時序控制模塊和手動控制開關(guān)模塊，其特征在于，PCI地址數(shù)據(jù)緩存模塊用于PCI總線協(xié)議監(jiān)控裝置和PCI總線進行地址數(shù)據(jù)交換，PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗?zāi)K與該參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊連接，可進行數(shù)據(jù)交換，PCI指令緩存模塊及所述奇偶校驗?zāi)K用于PCI總線協(xié)議監(jiān)控裝置和PCI總線進行指令交換，手動控制開關(guān)模塊、錯誤時序控制模塊、參數(shù)配置寄存器及從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊依次連接，從設(shè)備邏輯控制模塊、時序檢測邏輯控制模塊及液晶控制和顯示模塊依次連接，主設(shè)備邏輯控制模塊連接直接存儲器存取模塊，兩者可進行數(shù)據(jù)交換，從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊和先進先出電路緩存模塊、內(nèi)存控制模塊以及內(nèi)存模塊依次連接，手動控制開關(guān)模塊可手動設(shè)置一高電平和低電平的組合信號，經(jīng)由錯誤時序控制模塊產(chǎn)生錯誤時序，并通過參數(shù)配置寄存器使該主設(shè)備邏輯控制模塊產(chǎn)生錯誤讀時序到PCI總線。

該裝置還可對目標(biāo)設(shè)備于錯誤時序回送數(shù)據(jù)給計算機主板進行監(jiān)控及測量，可插置于計算機主板的PCI插槽中，且其信號引腳與該PCI插槽信號引腳一一對應(yīng)，其可監(jiān)控計算機主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序是否符合PCI協(xié)議的標(biāo)準(zhǔn)。

采用如上技術(shù)方案的本發(fā)明，具有如下有益效果：

本發(fā)明不僅可監(jiān)控計算機主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序是否符合PCI協(xié)議的標(biāo)準(zhǔn)，還可對目標(biāo)設(shè)備異常回送數(shù)據(jù)到計算機主板PCI總線的時序進行監(jiān)控及測量。

附圖說明

圖1為本發(fā)明的功能模塊結(jié)構(gòu)圖。

具體實施方式

為了進一步說明本發(fā)明，下面結(jié)合附圖進一步進行說明：

如圖1所示，該PCI總線協(xié)議監(jiān)控裝置100插置于計算機主板PCI總線500之插槽上，該監(jiān)控裝置100與該PCI總線500插槽之信號引腳一一對應(yīng)。該監(jiān)控裝置100上包含PCI地址數(shù)據(jù)緩存模塊110、PCI指令緩存模塊120及奇偶校驗?zāi)K130，其中PCI地址數(shù)據(jù)緩存模塊110負責(zé)監(jiān)控裝置100與PCI總線500進行地址數(shù)據(jù)交換，PCI指令緩存模塊120及該奇偶校驗?zāi)K130負責(zé)該監(jiān)控裝置100與PCI總線500進行指令交換。

該監(jiān)控裝置100還包含參數(shù)配置寄存器210、從設(shè)備邏輯控制模塊220及主設(shè)備邏輯控制模塊，上述PCI地址數(shù)據(jù)緩存模塊110、PCI指令緩存模塊120及奇偶校驗?zāi)K130同參數(shù)配置寄存器210、從設(shè)備邏輯控制模塊220及主設(shè)備邏輯控制模塊230相互連接。

從設(shè)備邏輯控制模塊220還連接有一時序檢測邏輯控制模塊310，該時序檢測邏輯控制模塊310又連接一液晶顯示和控制模塊410。

監(jiān)控裝置100上又設(shè)置有一先進先出電路緩存模塊320，其負責(zé)與從設(shè)備邏輯控制模塊220和主設(shè)備邏輯控制模塊230進行數(shù)據(jù)交換，其還連接一內(nèi)存控制模塊420，內(nèi)存控制模塊420連接一內(nèi)存模塊430。