[發明專利]一種計算機主板PCI總線監控裝置

無效

• 申請號: 201410392387.X
• 申請日: 2014-08-12
• 公開（公告）號: CN105335319A
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 李洋;陳剛;楊樹峰;李濤;肖劍林;李華清
• 申請（專利權）人: 陜西銀河景天電子有限責任公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 西安利澤明知識產權代理有限公司 61222
• 代理人: 段國剛

1.一種計算機主板PCI總線監控裝置，包括PCI地址數據緩存模塊、PCI指令緩存模塊、奇偶校驗指令模塊、參數配置寄存器、從設備邏輯控制模塊、主設備邏輯控制模塊、先進先出電路緩存模塊、直接存儲器存取模塊、時序檢測邏輯控制模塊、液晶控制和顯示模塊、內存控制模塊、內存模塊、錯誤時序控制模塊和手動控制開關模塊，其特征在于，PCI地址數據緩存模塊用于PCI總線協議監控裝置和PCI總線進行地址數據交換，PCI地址數據緩存模塊、PCI指令緩存模塊、奇偶校驗模塊與該參數配置寄存器、從設備邏輯控制模塊、主設備邏輯控制模塊連接，可進行數據交換，PCI指令緩存模塊及所述奇偶校驗模塊用于PCI總線協議監控裝置和PCI總線進行指令交換，手動控制開關模塊、錯誤時序控制模塊、參數配置寄存器及從設備邏輯控制模塊或主設備邏輯控制模塊依次連接，從設備邏輯控制模塊、時序檢測邏輯控制模塊及液晶控制和顯示模塊依次連接，主設備邏輯控制模塊連接直接存儲器存取模塊，兩者可進行數據交換，從設備邏輯控制模塊或主設備邏輯控制模塊和先進先出電路緩存模塊、內存控制模塊以及內存模塊依次連接，手動控制開關模塊可手動設置一高電平和低電平的組合信號，經由錯誤時序控制模塊產生錯誤時序，并通過參數配置寄存器使該主設備邏輯控制模塊產生錯誤讀時序到PCI總線。

2.根據權利要求1所述的一種計算機主板PCI總線監控裝置，其特征在于，該裝置還可對目標設備于錯誤時序回送數據給計算機主板進行監控及測量，可插置于計算機主板的PCI插槽中，且其信號引腳與該PCI插槽信號引腳一一對應，其可監控計算機主板PCI總線和目標設備正常交換數據的時序是否符合PCI協議的標準。