[發明專利]一種淺溝槽隔離結構的制造方法

在審

• 申請號: 201410390796.6
• 申請日: 2014-08-08
• 公開（公告）號: CN104134628A
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 鮑宇;周曉強
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 王宏婧

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種淺溝槽隔離結構的制造方法。

背景技術

完整的電路是由分離的器件通過特定的電學通路連接起來的，在集成電路制造工藝中必須把器件隔離開，隔離不好會造成漏電、閂鎖效應等。因此，隔離技術是集成電路制造中的一項關鍵技術。現有的隔離工藝通常包括局部硅氧化工藝(LOCOS)和淺溝槽隔離工藝(Shallow?trench?isolation，STI)。LOCOS工藝操作簡單，其在微米及亞微米工藝中得到了廣泛應用，但LOCOS工藝具有一系列缺點，例如，邊氧化會形成鳥嘴(bird’s?break)，使場二氧化硅侵入有源區，導致有源區有效面積減少；場注入在高溫氧化過程中發生再分布，引起有源器件的窄寬度效應(narrow?width?effect)；線寬越小，場氧越薄；表面形狀不平坦。為了減小LOCOS工藝帶來的這些負面效果，出現了一些改進的LOCOS工藝。然而，隨著器件向深亞微米級發展，改進的LOCOS工藝仍然存在鳥嘴問題以及場氧減薄效應，因此出現了STI工藝。STI工藝克服了LOCOS工藝的局限性，其具有優異的隔離性能、超強的閂鎖保護能力、平坦的表面形狀、對溝槽沒有侵蝕且與化學機械拋光(CMP)技術兼容。因此，在0.25μm及以下的工藝，都使用STI隔離工藝。STI工藝的流程主要包括溝槽的刻蝕、填充和CMP平坦化。使用STI工藝的半導體器件中會遇到反窄寬度效應(inverse?narrow?width?effect，INWE)，主要表現為器件的閾值電壓隨器件溝道寬度的減小而減小。造成I?NWE的原因是尖銳的溝槽頂角使柵電場變得集中，導致溝槽邊緣產生了一個跟有源器件平行的低閾值通路。隨著器件尺寸的減小，INWE已經成為制約器件性能的重要因素。

現有技術中制作STI結構過程中，通常采用氮化硅作為STI溝槽刻蝕的硬質掩膜層，為了擴大STI溝槽中氧化硅填充的工藝窗口，并在隨后的高溫氧化過程中達到圓角(Corner?rounding)的效果，一般會用濕法刻蝕對氮化硅進行回拉工藝(pull?back)，使得開口擴大。然而這種方法對硬質掩膜的回拉速率的控制精度要求非常嚴格，在實際操作中經常造成與基底硅接觸的硬質掩膜的回拉距離的增加，導致STI溝槽中氧化硅填充時在硬質掩膜與基底硅接觸的位置產生類似LOCOS工藝中鳥嘴(bird’s?break)結構，使場氧化硅侵入有源區，導致窄寬度效應。

因此，需要一種新的淺溝槽隔離結構的制作工藝，以避免上述缺陷。

發明內容

本發明的目的在于提供一種淺溝槽隔離結構的制造方法，無需考慮硬質掩膜的回拉速率，即可保證與基底硅接觸的硬質掩膜的回拉距離，同時能擴大工藝窗口，滿足溝槽圓角效果和絕緣介質填充的工藝要求。

為解決上述問題，本發明提供一種淺溝槽隔離結構的制造方法，包括以下步驟：

在一半導體襯底上依次形成第一硬掩膜層和第二硬掩膜層；

以第一硬掩膜層為刻蝕停止層，刻蝕所述第二硬質掩膜層形成淺溝槽圖案；

在所述第一硬掩膜層和第二硬掩膜層上形成第三硬掩膜層；

以第三硬掩膜層和第二硬掩膜層為掩膜層，刻蝕第一硬掩膜層和半導體襯底，形成淺溝槽；

對所述淺溝槽處的第一硬掩膜層和第二硬掩膜層進行硬掩膜回拉刻蝕，以增大淺溝槽的開口寬度；

在所述淺溝槽中填充絕緣介質，形成淺溝槽隔離結構。

進一步的，所述第一硬掩膜層和第二硬掩膜層的材質不同。

進一步的，所述第一硬掩膜層和第三硬掩膜層的材質不同或者相同。

進一步的，所述第二硬掩膜層的厚度大于

進一步的，在以第三硬掩膜層和第二硬掩膜層為掩膜層，刻蝕第一硬掩膜層的步驟之前，還包括：

刻蝕第三硬掩膜層，在所述第二硬掩膜層的淺溝槽圖案側壁形成側墻。

進一步的，在對所述淺溝槽處的第一硬掩膜層和第二硬掩膜層進行硬掩膜回拉刻蝕的步驟之前，還包括：

移除所述側墻或者保留所述側墻。

進一步的，所述側墻的寬度大于

進一步的，所述回拉刻蝕時第二硬掩膜層的回拉距離大于

進一步的，所述第一硬掩膜層和第三硬掩膜層的材質不同時且保留所述側墻時，第三硬掩膜層的回拉速率不小于第一硬掩膜層和第二硬掩膜層；所述第一硬掩膜層和第三硬掩膜層的材質不同時且去掉側墻時，回拉刻蝕完成后，第一硬掩膜層的寬度大于第二硬掩膜層的寬度；所述第一硬掩膜層和第三硬掩膜層的材質相同時，則第三硬掩膜層的回拉速率不小于第二硬掩膜層。